JPH03296844A - 動作別バッファリング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通信用パラメータのバッファリング方法に関
する。更に詳しく述べると、パラメータを情報種類毎に
メモリに格納し、内部プロセッサの命令コードに対応し
情報種類を示すパラメータアドレスと配列順序を示すパ
ラメータ内部アドレスとでパラメータメモリをアドレッ
シングする動作別バッファリング方法に関するものであ
る。

Ｃ従来の技術〕 機器間でデータ伝−送を行う場合、パラメータメモリ内
に複数の通信用パラメータを格納し、それを必要に応じ
て読み出し連続的に処理を実行する。１つのパラメータ
は複数の情報種類のパラメータ要素の組み合わせからな
る。従来技術では第３図のパラメータメモリマツプに示
すように、複数のパラメータをグループ単位で配列して
いる０例えばパラメータ要素の情報種類としては以下に
示すようなものがある。

・コマンド・・・実行すべきコマンドを示す。

・デイフォルトアドレス・・・処理単位の初期アドレス
を示す。

・デイフォルトデータ・・・処理単位の初期データを示
す。

・モディファイ・・・デイフォルトアドレス、デイフォ
ルトデータの更新条件を示す。

これらからなる２５６個迄のパラメータ（ＰＭ＃０〜Ｐ
Ｍ＃２５５）が、この順序で配列されている。

［発明が解決しようとする課題］ 従って従来のパラメータ配列方式では、１つのパラメー
タ内部をアクセスする場合、プログラム上でそのパラメ
ータの内容（パラメータ要素）のアドレスを管理しなけ
ればならない、このため管理上ミスが発生し昌＜、プロ
グラムも複雑になる欠点がある。

本発明の目的は、上記のような従来技術の欠点を解消し
、ハードウェアからのアドレッシングを簡素化してプロ
グラム作成者が個々のパラメータ要素のアドレスを意識
することなく効率良くミスのないプログラムを作成でき
るようにした動作別バッファリング方法を従供すること
にある。

［課題を解決するための手段］ 本発明は、複数種類のパラメータ要素からなるパラメー
タを複数組格納するパラメータメモリと、該パラメータ
メモリのアクセス手段を備えた回路を用いる。

パラメータメモリは、複数のパラメータにおける同種の
パラメータ要素を情報種類毎にまとめて同じ順序で格納
−する、アクセス手段はアクセス・アドレスを、情報種
類を表すパラメータアドレスと配列順序を表すパラメ・
−夕内部アドレスとに分離して、それらの組み名わせに
よってパラメータメモリをアクセス可能になっている。

またパラメータアドレスは内部プロセッサの命令コード
に対応しており、命令実行時に前記複数のパラメータの
一部を選択可能になっている。

［作用コ パラメータメモリ内の各パラメータ要素は、パラメータ
アドレスとパラメータ内部アドレスとの組によりアクセ
スできる。パラメータアドレスは情報種類で定まり、パ
ラメータ内部アドレスは配列順序で決まるため、管理は
容易である。またパラメータアドレスが内部プロセッサ
の命令コードに対応しているから、内部プロセッサで命
令を解読すると直接パラメータアドレスが得られる。

本発明では複数のパラメータは動作別にパンフッリング
され、連続的に処理される。

［実施例］ 第１図は本発明におけるパラメータメモリのメモリマツ
プを示す、同図に示すように、本発明ではパラメータメ
モリ１０内でパラメータ毎に（グループ単位で）格納す
るのではなく、各パラメータにおける同種のパラメータ
要素を情報種類毎にまとめて同し順序で格納する。ここ
では２５６個までのデイフォルトアドレスをパラメータ
番号順（ＰＭ＃０〜ＰＭ＃２５５）に格納し、次にデイ
フォルトデータ、モディファイ、コマンドもそれぞれま
とめて同じ順序（ＰＭ＃０〜ＰＭ＃２５５）で格納する
。これらパラメータ要素の意味は前述した通りである。

更にリードデータを格納する。リードデータは読み込み
時のデータ領域を示す。

パラメータメモリ１０内の各パラメータ要素は、パラメ
ータアドレスａとパラメータ内部アドレスｂとの組み合
わセによってアクセス可能である。パラメータアドレス
ａは、どの情報種類のパラメータ要素−かを指定し、パ
ラメータ内部アドレスｂは、どのパラメータ番号かを指
定する。

第２図に回路ブロック図を示す、パラメータメモリ１０
をアクセスするためのパラメータアドレスレジスタ１２
と、パラメータ内部アドレスレジスタ１４と、マルチプ
レクサ１６、デコーダ１８等を有する。

処理実行時、ホストシステムはパラメータアドレスをマ
ルチプレクサ１６を介してパラメ−タアドレスレジスタ
１２に設定する０次にパラメータ内部アドレスをパラメ
ータ内部アドレスレジスタ１４に設定し、それらで示す
アドレスのパラメータメモリｌＯにパラメータ要素を格
納する。全てのパラメータの格納は上記のようにして行
われる。

ホストシステムは、目的のパラメータをパラメータメモ
リ１０に格納後、そのパラメータを処理する内部プロセ
ッサを起動する。プロセンサの命令は各々パラメータの
処理単位で構成されており、ホストシステムが予めパラ
メータ内部アドレスレジスタ１４にパラメータ内部アド
レスを設定しておけば、プロセッサがそのパラメータに
対応する命令を実行すると命令フォーマットＣのモディ
ファイコードがマルチプレクサ１６を介してパラメータ
アドレスレジスタ１２に設定され、命令上でそのアドレ
スを指定する必要はない。連続的に複数のパラメータ（
例えばＰＭ＃Ｏ〜ＰＭ＃２５５）を処理する場合は、命
令フォーマットＣのイミディエイト・データで指定しな
ければならないが、−度設定すればそのパラメータの処
理が終了するまで設定の必要はない。

［発明の効果］ 本発明は上記のように、パラメータ要素の情報種類毎に
パラメータメモリに格納し、内部プロセッサの命令コー
ドに対応したパラメータアドレスとパラメータ内部アド
レスとでアドレッシングする動作別バッファリング方法
であるから、ハードウェアからのアドレッシングを簡素
化でき、処理スピードが向上する。またパラメータアド
レスが情報種類を表し、パラメータ内部アドレスが配列
順序を表しているため、プログラム作成者が個々のパラ
メータ要素のアドレスを意識することなく効率良くミス
のないプログラムを作成できる。

【図面の簡単な説明】

第１図は本発明におけるパラメータメモリマツプの説明
図、第２図は回路ブロフク図、第３図は従来のパラメー
タメモリマツプの説明図である。 １０・・・パラメータメモリ、１２・・・・・・パラメ
ータアドレスレジスタ、１４・・・パラメータ内部アド
レスレジスタ、１６・・・マルチプレクサ。 第１図

Claims (1)

【特許請求の範囲】
1. １、複数種類のパラメータ要素からなるパラメータを複
   数組格納するパラメータメモリと、該パラメータメモリ
   のアクセス手段を備え、パラメータメモリ内の複数のパ
   ラメータを連続的に処理する方法において、複数のパラ
   メータにおける同種のパラメータ要素を情報種類毎にま
   とめて同じ順序で前記パラメータメモリに格納し、パラ
   メータメモリのアクセス・アドレスを情報種類を示すパ
   ラメータアドレスと配列順序を表すパラメータ内部アド
   レスとに分離してパラメータメモリをアクセス可能にす
   ると共に、前記パラメータアドレスを内部プロセッサの
   命令コードに対応させ、命令実行時に前記複数のパラメ
   ータの一部を選択可能とした動作別バッファリング方法
   。