JPS63123127A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS63123127A JPS63123127A JP26897186A JP26897186A JPS63123127A JP S63123127 A JPS63123127 A JP S63123127A JP 26897186 A JP26897186 A JP 26897186A JP 26897186 A JP26897186 A JP 26897186A JP S63123127 A JPS63123127 A JP S63123127A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- address
- data
- register
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、マイクロプログラム処理方式のデータ処理装
置に用いられるもので、特に、任意の分岐先番地に１ス
テツプで分岐できるベクトル分岐機能をもつマイクロプ
ログラム制御方式に関する。
置に用いられるもので、特に、任意の分岐先番地に１ス
テツプで分岐できるベクトル分岐機能をもつマイクロプ
ログラム制御方式に関する。
（従来の技術）
従来、マイクロプログラムによる命令の実行処理に於い
て、データ長やアドレスにより処理が異なる場合、第４
図に示すように、マイクロプログラムアドレスの一部に
、長さやアドレス等を入れてベクトルブランチし、高速
に分岐処理が行なえるようにしている。
て、データ長やアドレスにより処理が異なる場合、第４
図に示すように、マイクロプログラムアドレスの一部に
、長さやアドレス等を入れてベクトルブランチし、高速
に分岐処理が行なえるようにしている。
しかし、この場合、分岐先は、長さやアドレスにより指
定されるベクトルアドレスより下位のビット数（“ＯＩ
！フィールド）に応じて、４ステツプ毎、８ステツプ毎
等（第４図の場合は下位３ビツトが゛′Ｏ″フィールド
なので８ステツプ毎）に限定される。
定されるベクトルアドレスより下位のビット数（“ＯＩ
！フィールド）に応じて、４ステツプ毎、８ステツプ毎
等（第４図の場合は下位３ビツトが゛′Ｏ″フィールド
なので８ステツプ毎）に限定される。
このため、分岐後の処理が長いときは、途中で分岐して
処理を続けなければならず、又、処理が短いときはマイ
クロプログラム上に空エリアができ、無駄な領域ができ
てしまうという不都合があった。
処理を続けなければならず、又、処理が短いときはマイ
クロプログラム上に空エリアができ、無駄な領域ができ
てしまうという不都合があった。
（発明が解決しようとする問題点）
上述したように従来のマイクロプログラム制御機構に於
いては、ベクトルブランチの際に、分枝先の指定が成る
特定の複数番地領域を単位に規制され、分岐先の指定に
制約を受けることから、メモリ上に無駄な空きエリアが
形成されたり、分岐先のステップ数に制限を受は全体の
処理速度に大きな影響を与える等、種々の問題があった
。
いては、ベクトルブランチの際に、分枝先の指定が成る
特定の複数番地領域を単位に規制され、分岐先の指定に
制約を受けることから、メモリ上に無駄な空きエリアが
形成されたり、分岐先のステップ数に制限を受は全体の
処理速度に大きな影響を与える等、種々の問題があった
。
本発明は、データやその長さ、アドレス等によって処理
が異なる場合に、それらの条件に応じて最適の番地へ１
ステツプで分岐を完了でき、これによりベクトル分岐の
際に分岐先の指定に制約を受けず、又、メモリ上の無駄
な空きエリアをなくして、処理速度を向上でき、制御記
憶の有効利用を計ることのできるマイクロプログラム制
御方式を提供することを目的とする。
が異なる場合に、それらの条件に応じて最適の番地へ１
ステツプで分岐を完了でき、これによりベクトル分岐の
際に分岐先の指定に制約を受けず、又、メモリ上の無駄
な空きエリアをなくして、処理速度を向上でき、制御記
憶の有効利用を計ることのできるマイクロプログラム制
御方式を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段及び作用）本発明は、ベ
クトル分岐のための条件情報をセットするレジスタと、
このレジスタの内容に従いリードアクセスされる分岐ア
ドレス格納部と、この分岐アドレス格納部より読出した
分岐アドレスをプログラムカウンタにセットする手段と
を備えて、データやその長さ、アドレス等によって処理
が異なる場合に、それらの条件に応じて最適の番地へ１
ステツプで分岐を完了できる構成としたもので、これに
より分岐先の指定に制約を受けず、又、メモリ上の無駄
な空きエリアをなくして、処理速度を向上でき、制御記
憶の有効利用が計れる。
クトル分岐のための条件情報をセットするレジスタと、
このレジスタの内容に従いリードアクセスされる分岐ア
ドレス格納部と、この分岐アドレス格納部より読出した
分岐アドレスをプログラムカウンタにセットする手段と
を備えて、データやその長さ、アドレス等によって処理
が異なる場合に、それらの条件に応じて最適の番地へ１
ステツプで分岐を完了できる構成としたもので、これに
より分岐先の指定に制約を受けず、又、メモリ上の無駄
な空きエリアをなくして、処理速度を向上でき、制御記
憶の有効利用が計れる。
（実施例）
以下図面を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例を示すブロック図である。
図中、１はマイクロプログラムを制御するプログラムカ
ウンタ（ＰＣ）であり、２はプログラムカウンタ１ヘセ
ツトするアドレスを選択するためのセレクタ（ＳＥＬ）
である。３はマイクロプログラムを格納する固定記憶部
であり、ここではマイクロプログラム用ＲＯ８と称す。
ウンタ（ＰＣ）であり、２はプログラムカウンタ１ヘセ
ツトするアドレスを選択するためのセレクタ（ＳＥＬ）
である。３はマイクロプログラムを格納する固定記憶部
であり、ここではマイクロプログラム用ＲＯ８と称す。
４はベクトルブランチのための分岐条件（例えば、デー
タ／データ長／アドレス等）を貯える条件分岐レジスタ
（ＲＥＧ）である。
タ／データ長／アドレス等）を貯える条件分岐レジスタ
（ＲＥＧ）である。
５は上記条件分岐レジスタ４の内容をもとにリードアク
セスされて、その内容に固有の条件分岐アドレスを読出
すメモリであり、ここでは分岐アドレス用ＲＯ８と称す
。
セスされて、その内容に固有の条件分岐アドレスを読出
すメモリであり、ここでは分岐アドレス用ＲＯ８と称す
。
第２図（ａ）、（ｂ）はそれぞれ上記実施例の条件分岐
レジスタ４にセットされる条件分岐情報の一構造例を示
したもので、ここでは最上位ビット（ビット８）を分岐
条件選択フラグとし、同フラグが同図（ａ＞に示すよう
に゛Ｏパのとき、データ長分岐モードとなり、同図（ｂ
）に示すように゛１パのとき、データ分岐モードとなる
。
レジスタ４にセットされる条件分岐情報の一構造例を示
したもので、ここでは最上位ビット（ビット８）を分岐
条件選択フラグとし、同フラグが同図（ａ＞に示すよう
に゛Ｏパのとき、データ長分岐モードとなり、同図（ｂ
）に示すように゛１パのとき、データ分岐モードとなる
。
第３図は上記実施例に於ける分岐アドレス用ＲＯ８５の
アドレスとデータの一対応例を示すメモリマツプである
。
アドレスとデータの一対応例を示すメモリマツプである
。
ここで、上記第１図乃至第３図を参照して一実施例の動
作を説明する。尚、ここでは分岐アドレス用ＲＯ８５か
ら読出されたデータがマイクロプログラム用ＲＯ８３の
アドレス情報としてプログラムカウンタ１にセットされ
た後の動作は、通常の分岐処理動作と同一であるので、
ここでは分岐アドレス用ＲＯ８５から分岐アドレスが出
力されるまでをデータ長やデータにより分岐する場合を
例に説明する。
作を説明する。尚、ここでは分岐アドレス用ＲＯ８５か
ら読出されたデータがマイクロプログラム用ＲＯ８３の
アドレス情報としてプログラムカウンタ１にセットされ
た後の動作は、通常の分岐処理動作と同一であるので、
ここでは分岐アドレス用ＲＯ８５から分岐アドレスが出
力されるまでをデータ長やデータにより分岐する場合を
例に説明する。
データ長やデータによる分岐処理の際は、条件分岐レジ
スタ４に、第２図（ａ）、又は同図（ｂ）に示すような
分岐条件選択フラグをもつ分岐条件情報がセットされる
。即ち、ここでは上記条件分岐レジスタ４に貯えられた
分岐条件情報の最上位ビット（ビット８）が第２図（ａ
）に示す′Ｏ″のときデータ長分岐モードとなり、“同
図（ｂ）に示す１”のときデータ分岐モードとなる。
スタ４に、第２図（ａ）、又は同図（ｂ）に示すような
分岐条件選択フラグをもつ分岐条件情報がセットされる
。即ち、ここでは上記条件分岐レジスタ４に貯えられた
分岐条件情報の最上位ビット（ビット８）が第２図（ａ
）に示す′Ｏ″のときデータ長分岐モードとなり、“同
図（ｂ）に示す１”のときデータ分岐モードとなる。
第２図（ａ）に示すデータ長分岐モード（ビット８＝“
０″）では、それぞれの命令やオペランドにより分岐先
が異なるため、ここでは、ビット７〜３を命令やオペラ
ンド等の識別ビットとし、下位３ビツト（ビット２〜０
）へデータ長をセットして、８バイト長まで分岐可能と
している。
０″）では、それぞれの命令やオペランドにより分岐先
が異なるため、ここでは、ビット７〜３を命令やオペラ
ンド等の識別ビットとし、下位３ビツト（ビット２〜０
）へデータ長をセットして、８バイト長まで分岐可能と
している。
又、第２図（ｂ）に示すデータ分岐モードでは、ビット
７〜Ｏまでに１バイトのデータがセットされる。
７〜Ｏまでに１バイトのデータがセットされる。
先ず、データ長による分岐動作について説明する。
このデータ長分岐モード（ビット８＝゛Ｏ”）では、上
記分岐条件情報のビット７〜５がＯＰコードによりセッ
トされるもので、ここでは現在４８０ ＩＴであるとす
る。又、ビット４〜３のオペランドフィールドは、第１
オペランドリード時“ＯＯ”、第２オペランドリード時
１１ Ｑ ｉ ＋！、ライト時１１１１ ＩＩとする。
記分岐条件情報のビット７〜５がＯＰコードによりセッ
トされるもので、ここでは現在４８０ ＩＴであるとす
る。又、ビット４〜３のオペランドフィールドは、第１
オペランドリード時“ＯＯ”、第２オペランドリード時
１１ Ｑ ｉ ＋！、ライト時１１１１ ＩＩとする。
ここで第１オペランドのリード時（ビット４〜３−００
”）であるとして、データ長３バイト（実長−１；デー
タ長＝００２Ｈ）を条件分岐レジスタ４にセットすると
、このレジスタ内容（“’０００１０” ＝ＯＯ２Ｎ
）をもとに分岐アドレス用ＲＯ８５がリードアクセスさ
れて、同分岐アドレス用ＲＯ８５からは第３図に示すよ
うに００３６８が出力され、以後は３６８番地へ分岐し
て処理が続行される。同様にして、データ長を１バイト
としたときはＩＯＨ番地へ、又、４バイトとしたときは
５１Ｈ番地へそれぞれ分岐して処理が続行される。
”）であるとして、データ長３バイト（実長−１；デー
タ長＝００２Ｈ）を条件分岐レジスタ４にセットすると
、このレジスタ内容（“’０００１０” ＝ＯＯ２Ｎ
）をもとに分岐アドレス用ＲＯ８５がリードアクセスさ
れて、同分岐アドレス用ＲＯ８５からは第３図に示すよ
うに００３６８が出力され、以後は３６８番地へ分岐し
て処理が続行される。同様にして、データ長を１バイト
としたときはＩＯＨ番地へ、又、４バイトとしたときは
５１Ｈ番地へそれぞれ分岐して処理が続行される。
次に、第２オペランドのリード時（ビット４゜３−“０
１″）であるとして、データ長３バイト（００２Ｈ）を
条件分岐レジスタ４にセットすると、このレジスタ内容
（“”０１０１０”−００ＡＨ）をもとに分岐アドレス
用ＲＯ８５がリードアクセスされて、同分岐アドレス用
ＲＯ８５からは第３図に示すように００３７Ｈが出力さ
れ、以後は３７８番地へ分岐して処理が続行される。
１″）であるとして、データ長３バイト（００２Ｈ）を
条件分岐レジスタ４にセットすると、このレジスタ内容
（“”０１０１０”−００ＡＨ）をもとに分岐アドレス
用ＲＯ８５がリードアクセスされて、同分岐アドレス用
ＲＯ８５からは第３図に示すように００３７Ｈが出力さ
れ、以後は３７８番地へ分岐して処理が続行される。
このようにして任意の番地に自由に分岐先指定を行なう
ことができる。即ち、従来のベクトルブランチでは、第
１オペランド時に３６Ｈ番地を、又、第２オペランド時
に３７８番地をといった自由な分岐先指定はできなかっ
たのに対し、上記実施例で示したような本発明による方
式では、分岐アドレス用ＲＯ８５への格納データを変え
ることによって任意の番地に自由に分岐先指定を行なう
ことができる。従って、共通ルーチン化を図れるものに
は、直接、所望のアドレスに分岐できるため、ルーチン
の共通化が容易となる。
ことができる。即ち、従来のベクトルブランチでは、第
１オペランド時に３６Ｈ番地を、又、第２オペランド時
に３７８番地をといった自由な分岐先指定はできなかっ
たのに対し、上記実施例で示したような本発明による方
式では、分岐アドレス用ＲＯ８５への格納データを変え
ることによって任意の番地に自由に分岐先指定を行なう
ことができる。従って、共通ルーチン化を図れるものに
は、直接、所望のアドレスに分岐できるため、ルーチン
の共通化が容易となる。
又、データ分岐モードのときは、１バイトのデータの上
に“１”を付加して、条件分岐レジスタ４にセットする
ことで、上記同様の動作により分岐アドレスが得られる
。
に“１”を付加して、条件分岐レジスタ４にセットする
ことで、上記同様の動作により分岐アドレスが得られる
。
上述した実施例のベクトルブランチは、従来のベクトル
ブランチと異なり、どこへでも自由に１ステツプで分岐
できる。このように、分岐先が自由で、分岐先でのステ
ップ制限もなく無条件ブランチが無いので処理速度が向
上し、かつ従来のベクトルブランチのようなマイクロプ
ログラム用ＲＯ８上の空きエリアが生じることなく同Ｒ
Ｏ８の有効利用が図れるとともに、ルーチンの共通化が
容易となる。又、マイクロ命令語中に分岐アドレスフィ
ールドをもたないため、分岐と同時に多機能の処理を行
なうことができ処理速度の向上が図れる。
ブランチと異なり、どこへでも自由に１ステツプで分岐
できる。このように、分岐先が自由で、分岐先でのステ
ップ制限もなく無条件ブランチが無いので処理速度が向
上し、かつ従来のベクトルブランチのようなマイクロプ
ログラム用ＲＯ８上の空きエリアが生じることなく同Ｒ
Ｏ８の有効利用が図れるとともに、ルーチンの共通化が
容易となる。又、マイクロ命令語中に分岐アドレスフィ
ールドをもたないため、分岐と同時に多機能の処理を行
なうことができ処理速度の向上が図れる。
尚、上記した実施例では分岐アドレス用の記憶部にＲＯ
８を用いているが、ＲＡＭを用いても上記同様のベクト
ルブランチ機能を実現できる。
８を用いているが、ＲＡＭを用いても上記同様のベクト
ルブランチ機能を実現できる。
［発明の効果コ
一〇−
以上詳記したように本発明のマイクロプログラム制御方
式によれば、ベクトル分岐のための条件情報をセットす
るレジスタと、このレジスタの内容に従いリードアクセ
スされる分岐アドレス格納部と、この分岐アドレス格納
部より読出した分岐アドレスをプログラムカウンタにセ
ットする手段とを備えて、データやその長さ、アドレス
等によって処理が異なる場合に、それらの条件に応じて
最適の番地へ１ステツプで分岐を完了できる構成とした
ことにより、分岐先の指定に制約を受けず、又、メモリ
上の無駄な空きエリアをなくして、処理速度を向上でき
、制御記憶の有効利用が計れる。
式によれば、ベクトル分岐のための条件情報をセットす
るレジスタと、このレジスタの内容に従いリードアクセ
スされる分岐アドレス格納部と、この分岐アドレス格納
部より読出した分岐アドレスをプログラムカウンタにセ
ットする手段とを備えて、データやその長さ、アドレス
等によって処理が異なる場合に、それらの条件に応じて
最適の番地へ１ステツプで分岐を完了できる構成とした
ことにより、分岐先の指定に制約を受けず、又、メモリ
上の無駄な空きエリアをなくして、処理速度を向上でき
、制御記憶の有効利用が計れる。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於ける分岐条件情報の構成例を示す図、第
３図は上記実施例に於ける分岐アドレス用ＲＯ８の記憶
データ例を示す図、第４図はベクトルブランチを説明す
るためのマイクロプログラムアドレスの構成例を示す図
である。 １・・・プログラムカウンタ（ＰＣ） 、２・・・セレ
クタ（ＳＥＬ）、３・・・マイクロプログラム用ＲＯ８
，４・・・条件分岐レジスタ（ＲＥＧ） 、５・・・分
岐アドレス用ＲＯ８゜ 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図
上記実施例に於ける分岐条件情報の構成例を示す図、第
３図は上記実施例に於ける分岐アドレス用ＲＯ８の記憶
データ例を示す図、第４図はベクトルブランチを説明す
るためのマイクロプログラムアドレスの構成例を示す図
である。 １・・・プログラムカウンタ（ＰＣ） 、２・・・セレ
クタ（ＳＥＬ）、３・・・マイクロプログラム用ＲＯ８
，４・・・条件分岐レジスタ（ＲＥＧ） 、５・・・分
岐アドレス用ＲＯ８゜ 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図
Claims (1)
- マイクロプログラム制御機構に於いて、ベクトル分岐の
ための条件情報をセットするレジスタと、このレジスタ
の内容に従いリードアクセスされる分岐アドレス格納部
と、この分岐アドレス格納部より読出した分岐アドレス
をプログラムカウンタにセットする手段とを具備してな
ることを特徴とするマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26897186A JPS63123127A (ja) | 1986-11-12 | 1986-11-12 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26897186A JPS63123127A (ja) | 1986-11-12 | 1986-11-12 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63123127A true JPS63123127A (ja) | 1988-05-26 |
Family
ID=17465849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26897186A Pending JPS63123127A (ja) | 1986-11-12 | 1986-11-12 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63123127A (ja) |
-
1986
- 1986-11-12 JP JP26897186A patent/JPS63123127A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009094B1 (ko) | 데이타처리 시스템 | |
| EP0213843A2 (en) | Digital processor control | |
| JPH0248931B2 (ja) | ||
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| US3958221A (en) | Method and apparatus for locating effective operand of an instruction | |
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS63123127A (ja) | マイクロプログラム制御方式 | |
| JPH0574096B2 (ja) | ||
| JPS6355636A (ja) | デ−タ処理システム | |
| JPH09505428A (ja) | ページアドレスモードを有するマイクロコントローラ | |
| JPS6346855B2 (ja) | ||
| JPH02138623A (ja) | ポインタレジスタを備えたマイクロプログラム制御方式のマイクロプロセッサ | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JP3392413B2 (ja) | ２レベルマイクロ制御方式及び方法 | |
| JPS5998253A (ja) | マイクロプログラム制御装置 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS6229813B2 (ja) | ||
| JPH01196639A (ja) | 情報処理装置 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPS6160132A (ja) | デ−タ・タイプ制御方式 | |
| JPH0128965B2 (ja) | ||
| JPH0520052A (ja) | マイクロプログラム制御装置 | |
| JPS623462B2 (ja) |