JPH0330428A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0330428A
JPH0330428A JP16749289A JP16749289A JPH0330428A JP H0330428 A JPH0330428 A JP H0330428A JP 16749289 A JP16749289 A JP 16749289A JP 16749289 A JP16749289 A JP 16749289A JP H0330428 A JPH0330428 A JP H0330428A
Authority
JP
Japan
Prior art keywords
mask
film
wiring
metal
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16749289A
Other languages
English (en)
Other versions
JP3067135B2 (ja
Inventor
Atsushi Kurokawa
敦 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1167492A priority Critical patent/JP3067135B2/ja
Publication of JPH0330428A publication Critical patent/JPH0330428A/ja
Application granted granted Critical
Publication of JP3067135B2 publication Critical patent/JP3067135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成技術に関し、特に、■構成はrb族
の金属又はこの金属を主成分とした化合物を配線材料と
する配線形成技術に適用して有効な技術に関するもので
ある。
〔従来の技術〕
GaAs(ガリウム・ヒ素)からなる半絶縁性基板の主
面にMESFETを集積した所110aAsICの開発
が行われている。このGaAs ICはSi ICに比
べて電子の移動度が大きいので高速性に優れている。
GaAs ICはMESFET間を接続する配線がAu
又はAuを主体として形成されている。、MESFET
のソース電極、ドレイン電極には一般的にAuGeが使
用されており、前記配線は前記電極に対してオーミック
接続するためにAuで形成されている。また、前記電極
はMESFETのソース領域、ドレイン領域(GaAs
)に対してオーミック接続するためにAuGeで形成さ
れている。なお、この種のGaAs ICについては、
例えば、PROCEEDINGS OF THE IE
EE、VOL76、NO,7,JULY(1988)、
pp792−815. ”MakingGaAs In
tegratad C1rcuits”に記載されてい
る。
本発明者が開発中のGaAs ICのAu配線は、公知
技術ではないが、第8図及び第9図(各製造工程毎に示
す要部断面図)に示す、以下の形成方法により形成され
ている。
まず、第8図に示すように、MESFET等の素子を覆
う眉間絶縁膜(下地絶縁膜)1上に配線2を形成する。
この配線2は層間絶縁膜1の表面からMo膜2A、Au
膜2B、Mo膜2Cの夫々を順次積層した3層構造の積
層膜で構成される。配置12の下層のMo膜2Aは層間
絶縁膜1とAu膜2Bとの接着性を高める目的で形成さ
れる。上層のMO膜2Cはその上層の眉間絶縁膜(3)
とAu膜2Bとの接着性を高める目的で形成される。A
u 3I2 Bは、配線2の主体として構成され、例え
ばICμm]Cμm間厚で形成される。
この配線2の加工(パターンニング)はエツチングマス
ク5を用いてエツチングを施すことで行われる。エツチ
ングマスク5は、フォトリソグラフィ技術で形成された
フォトレジストII(感光性樹脂膜)を使用し1例えば
1.0〜2.0[μml程度の膜厚で形成される。配線
2の下層のM o vA2 A、上層のMo膜2Cの夫
々は反応性イオンエツチング(RIE)@:用いて加工
される。これに対して、Au膜2Bは、化学的反応性に
乏しいために、イオンミリング法等のスパッタエツチン
グを用いて加工される。この配線2のAu膜2Bの加工
に際して、同第8図に示すように、スパッタエツチング
によりエツチングマスク5の側壁にAu及びMOの再付
着層2Dが生成される。
前記再付着層2Dは、第9図に示すように、エツチング
マスク5を除去すると突起物(パリ)2dになる。この
突起物2dは、エツチングマスク5の膜厚に対応したサ
イズで生成され、配線2からその高さ方向に約0.3〜
1.50μm]程度のサイズで生成される。
〔発明が解決しようとする課題〕
前述のGaAs ICの配線2に形成された突起物2d
は、第10図(要部断面図)に示すように、配線2上の
層間絶縁膜3の堆積時等に変形され、同一層の配線2間
に短絡を生じる。また、層間絶縁膜3上に上層の配線4
を設けた2層配線構造の場合において、下層の配線2の
突起物2dは、層間絶縁膜3をつき破り、下層の配線2
と上層の配線4との間に短絡を生じる。上層の配線4は
、例えば下層の配!2と同様に、Mo膜4A、Au膜4
B、Mo膜4Cの夫々を順次積層した3層構造の積層膜
で形成される。このため、GaAs ICの電気的信頼
性が低下するという問題点があった。
本発明の目的は、前述の配線形成技術において、配線間
の短絡を防止し、電気的信頼性を向上することが可能な
技術を提供することにある。
本発明の目的は、配線に生じる突起物(パリ)を縮小化
し、前記目的を達成することが可能な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
配線形成技術において、前記基板上の下地絶縁膜上の全
面に、IVa族、Va族或はVIa族の金属又はこの金
属を主成分とした化合物で形成された第1金属嘆、■構
成はIb族の金属又はこの金属を主成分とした化合物で
形成された第2金属膜の夫々を順次積層する工程と、該
第2金属膜上に、前記第1金属膜をエツチングする際に
使用される第1マスク及びその上に形成された前記第2
金属膜をエツチングする際に使用される、前記第1マス
クと同一パターンの第2マスクを有する積層マスクを形
成する工程と、該積層マスクの第2マスクを用い、それ
以外の領域の第2金属膜を物理的にエツチングし、第1
マスクを用い、それ以外の第1金属膜を化学的にエツチ
ングし、残存する第1金属膜及び第2金属膜で形成され
た配線を形成する工程とを備える。前記配線の第1金属
膜の■a族の金属はTi、Va族の金属はTa、VIa
族の金属はCr、Mo、Wである。配線の第2金属瞑の
■族の金属はPt、Ni、Ib族の金属はAu、Cuで
ある。
また、前記積層マスクの第1マスクは■族(Pt、Ni
)、Ib族(Au、Cu)或はIIIb族(Afl)の
金属又はこの金属を主成分とした化合物又は酸化珪素で
形成され、前記第2マスクはIVa族(Ti)、Va族
(Ta)戒はVIa族(Cr 、 M o 、 W)の
金属又はこの金属を主成分とした化合物で形成される。
〔作  用〕
上述した手段によれば、前記積層マスクの第1マスクは
第1金属膜に対してエツチングレートを充分に確保し、
第1マスクの膜厚を薄くすることができ、第2マスクは
第2金属膜に対してエツチングレートを充分に確保し、
第2マスクの膜厚を薄くすることができ、結果的に積層
マスクの膜厚を薄膜化することができるので、前記第2
金属膜の物理的エツチングの際に積層マスクの側壁に付
着する突起物(31月の高さ方向のサイズを小さくする
ことができる。したがって、前記突起物に基づく、同一
配線間の短絡、異なる配線間の短絡を防止することがで
きるので、配線形成技術の電気的信頼性を向上すること
ができる。
以下、本発明の構成について、GaAs ICの配線形
成技術に本発明を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
(実施例I) 本発明の実施例IであるGaAs ICの構成を第1図
(要部断面図)で示す。
第1図に示すように、GaAs ICはGaAs基板か
らなる半絶縁性基板10の主面にMESFETQ等の素
子を集積化し構成される。
MESFETQはn型半導体領域11、一対のn。
型半導体領域12及びゲート電極13で構成される。
n型半導体領域11はチャネル形成領域を構成する。
一対のゴ型半導体領域12はソース領域及びドレイン電
極を構成する。ゲート電極13は、例えばW、WSix
等の金属で形成される。
このMESFETQのソース領域であるイ型半導体領域
12の主面上にはソース電極14、ドレイン領域である
ゴ型半導体領域12の主面上にはドレイン電極14の夫
々が設けられる。ソース電極14、ドレイン電極14の
夫々は例えばn°型半導体領域12の表面側からAuG
e膜14A、Ni膜14B、Au膜14Cの夫々を順次
積層した3層構造の積層膜で構成される。ソース電極1
4、ドレイン電極14の夫々の下層のA u G e 
1114Aは主にd型半導体領域12とオーミック接続
する目的で構成される。上層のAu膜14Cはソース電
極14、ドレイン電極14の夫々に接続される第1層目
配線(17)とオーミック接続する目的で構成される。
前記ソース電極14、ドレイン電極14の夫々は、層間
絶縁膜(下地絶縁膜)15に形成された接続孔16を通
して、前記層間絶縁膜15上を延在する第1層目配線1
7に接続される。眉間絶縁膜15は例えば酸化珪素膜を
主体として構成される。
前記第1層目配線17は層間絶縁膜15の表面側からM
o膜17A、Au膜17B、Mo膜17Cの夫々を順次
積層した3層構造の積層膜で構成される。配線17の下
層のMo1l17Aはその下地の層間絶縁膜15との接
着性を高める目的で構成される。上層のMo1l17A
はその上層の眉間絶縁膜(18)との接着性を高める目
的で構成される。中間層のAu1l17Bは配線17の
主体として構成される。配線17は、ソース電極14、
ドレイン電極14の夫々と合金化された場合においても
、オーミックな接続ができるように特に中間層をAu膜
17Bで形成する。
また、前記配線17の下層、上層の夫々は他の金属材料
で形成することができる0例えば、下層、上層の夫々は
IVa族のTi、Va族のTa、VIa族の前記Mo以
外のCr或はW、又はこれら金属の化合物例えばTiW
で形成できる。
また、前記配線17の中間層は同様に他の金属材料で形
成することができる。例えば、中間層は■族のNi、P
t或はIb族の前記Au以外のCu、又はこれら金属の
化合物で形成できる。
前記第1層目配線17は、層間絶縁膜18に形成された
接続孔19を通して1.二の眉間絶縁膜18上を延在す
る第2層目配線20に接続される。層間絶縁膜18は層
間絶縁膜15と同様に酸化珪素膜を主体として構成され
る。
前記第2層目配線20は、第1層目配線17と同様に1
層間絶縁膜18の表面側からMo膜20A、Au1[2
0B 、 M o膜20Cの夫々を順次積層した3層構
造の積層膜で構成される。
第1層目配!!20の上層にはパッシベーション膜21
が設けられる。パッシベーション膜21は、酸化珪素膜
或は窒化珪素膜、又はそれらを組合せた積層膜で形成さ
れる。
本実施例のGaAs ICは、これに限定されないが、
第1層目配線17及び第2層目配線20で構成される2
層配線構造で構成される。
次に、前記GaAs ICの配線の具体的な形成方法に
ついて、第2図乃至第61!l(各製造工程毎に示す要
部断面図)を用いて簡単に説明する。
まず、層間絶縁膜15の表面上の全面に、第1層目配線
17(又は第2層目配線20)を形成する。M。
膜17A、Au膜17B、Mo膜17Gの夫々を順次積
層する。下層のMo膜17Aは1例えばスパッタ法によ
り堆積し、約200[nm]の膜厚で形成される。中間
層のAu膜17Bは、例えばスパッタ法により堆積し、
約 1゜0[μm]の膜厚で形成される。
上層のMo1m117Cは1例えばスパッタ法により堆
積し、約100[nm]の膜厚で形成される。
次に、第2図に示すように、上層のMO膜17C上に積
層マスク30を形成する。積層マスク30は上層のMo
膜17Gの表面上から第1マスク形成膜30A、第2マ
スク形成膜30B、第3マスク30Cの夫々を順次積層
した積層膜で形成される。
積層マスク30の下層の第1マスク形成膜30Aは、前
記第1層目配41117の下層のM OI[17Aのエ
ツチングマスクを形成するために形成される。第1マス
ク形成膜30Aは例えばスパッタ法により堆積したAu
膜で形成する。 Au1ll[は、前記Mo膜17Aの
化学的エツチングに対して充分にエツチングレートを確
保できるので、約50[nm]程度の薄膜で形成するこ
とができる。また、第1マスク形成膜30Aは、Au膜
膜外外、■族のNi、Pt成はIb族のCu、又はこれ
ら金属の化合物で形成してもよい、また、第1マスク形
成11E30Aは、IIIb族の/11膜で形成しても
よい、また、第1マスク形成嘆30Aは酸化珪素膜で形
成してもよい。
積層マスク30の中間層の第2マスク形成膜30Bは、
前記第1層目配線17の中間層のA u 1l1117
Bのエツチングマスクを形成するために形成される。
第2マスク形成膜30Bは例えばスパッタ法により堆積
したW膜で形成する。W膜は、前記Au膜17Bの物理
的エツチングに対して充分にエツチングレートを確保で
きるので、約Loot:nm]程度の薄膜で形成するこ
とができる。また、第2マスク形成vA3OBは、前記
W膜外外に、■a族のTi、Va族のTa、Vla族の
MO或はCr、又はこれら金属の化合物例えばTiWで
形成してもよい。
積層マスク30の上層の第3マスク30Bは例えばフォ
トリソグラフィ技術で形成したフォトレジスト嗅(感光
性樹脂膜)で形成される。第3マスク30Cは、積層マ
スク30の中間層の第2マスク形成膜30B及び下層の
第1マスク形成@30Aをパターンニングし、かつ第1
層目配線17の上層のMo膜17Cをパターンニングす
る程度の膜厚で少なくとも形成する。第3マスク30C
は例えば1.5[μm]程度の膜厚で形成される。この
第3マスク30Cは第1層目配線17の形状にパターン
ニングされた状態にある。
次に、第3図に示すように、前記積層マスク30の上層
の第3マスク30Cを用い、この積層マスク30の中間
層の第2マスク形成膜30B、第1マスク形成1113
0A、第1層目配線17の上層のMo膜17Cの夫々を
順次パターンニングする。前記第2マスク形成I!l!
30Bのパターンニングにより、第3マスク30C下の
残存する第2マスク形成膜30Bで第2マスク30Bが
形成される。また、第1マスク形成膜30Aのパターン
ニングにより、第2マスク30B下の残存する第1マス
ク形成膜30Aで第1マスク30Aが形成される。
前記積層マスク30の中間層である第2マスク形成膜3
0B、第1層目配線1717の上層のMo膜17Cの夫
々は主に化学的エツチングでパターンニングされる。こ
こで、主に化学的エツチングとは、反応性スパッタエツ
チングのような化学的モードと物理的モード(スパッタ
エツチング)とが同時に進行する方法を含むものとする
。エツチングは例えばCF、ガス及びo8ガスを混合し
たF系ガスによる反応性スパッタエツチングを使用する
。また、エツチングガスとしてはNF、、SF、等のF
系ガス、或はCC02F2.CQ2.CCU、等のCQ
系ガスを使用してもよい。Mo、W等はF、CQの夫々
と反応し蒸発するので、再付着は起こらない。
積層マスク30の下層の第1マスク形成膜30Aは物理
的エツチングでパターンニングされる。物理的エツチン
グは、例えばA、 rガスによるスパッタエツチングを
使用する。第1マスク形成膜30Aのスパッタエツチン
グの際に、この第1マスク形成膜30AのAu、第2マ
スク30BのW及び第1層目配線17の上層のMO膜1
7CのMoが第3マスク30Cの側壁に若干再付着され
るが、第1マスク形成膜30AのAuが薄い膜厚で形成
されるので、前記再付着層はほとんど生じない。
次に、前記積層マスク30の上層の第3マスク30Cを
除去する。この第3マスク30の除去は例えばo2ガス
によるドライエツチングで行われる。
次に、積層マスク30の中間層の第2マスク30Bを用
い、第4図に示すように、第1層目配線17の中間層の
Au膜17Bをパターンニングする。Au1117Bは
化学的エツチングが使用できないので物理的エツチング
で行う。物理的エツチングは例えばArガス及び62ガ
スの混在ガスによるスパッタエツチングを使用する。こ
のスパッタエツチングは、Au膜17B=第2マスク3
0Bのエツチングレートを10〜20:1に設定できる
ので、第2マスク30Bの膜厚は充分に薄くすることが
できる。
同第4図に示すように、前記Autt117Bのスパッ
タエツチングの際には、このAu膜17BのAu、その
上層のMO膜17CのMo等が積層マスク30の第1マ
スク30A、第2マスク30Bの夫々の側壁に再付着し
、突起物(パリ)17dを生成する。この突起物17d
は、第1マスク3OA、第2マスク30Bの夫々の膜厚
が薄いので、この第1マスク30A、第2マスク30B
の夫々の膜厚に対応した小さいサイズで形成される。突
起物17dは、第2マスク30Bはスパッタエツチング
で若干膜厚が後退されることを考慮すると、積層マスク
30の膜厚方向に約50〜120[:nm]程度の高さ
を持つ小さいサイズで形成される。
次に、第5図に示すように、基板全面に主に化学的エツ
チングを施し、積層マスク30の第2マスク30Bを除
去すると共に、第1層目配線17の下層のMo膜17A
をパターンニングする。この下層のMo膜17Aのパタ
ーンニングにより、Mo膜17A、A u嘆17B及び
Mo膜17Gからなる3層構造の第1層目配線17が完
成する。前記化学的エツチングは前記上層のMo@17
Cをパターンニングした化学的エツチングと同様にドラ
イエツチング(反応性スパッタエツチング)を使用する
。また、前記下層のMo膜17Aのパターンユング中に
、第2マスク30Bがエツチングにより消失しても、そ
の下層の第1マスク30Aがエツチングマスクとして働
く。
次に、第6図に示すように、積層マスク30の終後に残
った第1マスク30を物理的エツチングにより除去する
。この物理的エツチングは前記第1層目配線17の中間
層のAul[17Bをパターンニングする物理的エツチ
ングと同様にスパッタエツチングを使用する。この第1
マスク30の除去により、第1層目配線17に生成され
た小さな突起物17dがさらに小さくなる。
本実施例のGaAs ICは2層配線構造であり。
第2層目配、1!20は前述の第1層目配線17と実質
的に同様の形成方法により形成されるので、第2N目配
線20の形成方法については省略する。
このように、配線形成技術において、前記半絶縁性基i
F!i10上の眉間絶縁11115(又は18)上の全
面に、Mo膜17A(又は20A)、Au@17B(又
は20B)の夫々を順次積層する工程と、このAu膜1
7B上に、前記Mo膜17Aをエツチングする際に使用
される第1マスク30A及びその上に形成された前記A
u膜17Bをエツチングする際に使用される、前記第1
マスク30Aと同一パターンの第2マスク30Bを有す
る積層マスク30を形成する工程と、この積層マスク3
0の第2マスク30Bを用い、それ以外の領域のAu膜
17Bを物理的にエツチングし、第1マスク30Aを用
い、それ以外のMo膜17Aを主に化学的にエツチング
し、残存するMo膜17A及びAu1l17Bで形成さ
れた第1層目配線17を形成する工程とを備える。この
構成により、前記積層マスク30の第1マスク30Aは
Mo膜17Aに対してエツチングレートを充分に確保し
、第1マスク30Aの膜厚を薄くすることができ、第2
マスク30BはAU膜17Bに対してエツチングレート
を充分に確保し、第2マスク30Bの膜厚を薄くするこ
とができ、結果的に積層マスク30の膜厚を薄膜化する
ことができるので、前記Au膜17Bの物理的エツチン
グの際に積層マスク30の側壁に付着する突起物(パリ
)17dの高さ方向のサイズ、を小さくすることができ
る。したがって、前記突起物17dに基づく、同−第1
層目配817(又は20)間の短絡、第1層目配817
と第2層目配線20との間の短絡を防止することができ
るので、配線形成技術の電気的信頼性を向上することが
できる。
(実施例■) 本実施例■は、前述の実施例Iにおいて、GaAsIC
の配線の形成工程数を低減した1本発明の第2実施例で
ある。
本実施例■は、前記実施例■の形成方法の第3図に示す
工程の後に、積層マスク30の上層の第3マスク30C
を除去せずに、この第3マスク30Cを用いて第1層目
配線17の中間層のAu膜17Bをパターンニングする
。このAu1l117BはArガス及び0.ガスの混合
ガスによるスパッタエツチング(物理的エツチング)で
パターンニングされるので、Au1ll[17Bのエツ
チングと共に第3マスク30Cがエツチングされる。ス
パッタエツチングはAu膜17Bのパターンニングが終
了する前に第3マスク30Cが消失する条件に設定する
この形成方法によれば、前記スパッタエツチング中に第
3マスク30が消失するので、第3マスク30の側壁に
突起物17dが生成されることを防止することができる
と共に、第3マスク30を除去する工程をAu膜17B
のパターンニング工程で兼用することができるので、第
1層目配線17の形成工程数を低減することができる。
(実施例■) 本実施例■は、前述の実施例■において、GaAs I
Cの配線の加工に使用されるマスクの構造を変えた、本
発明の第2実施例である。
本実施例■であるGaAs ICの形成方法について、
第7図(所定の製造工程における要部断面図)を用いて
簡単に説明する。
第7図に示すGaAs ICの第1層目配線17はパタ
ーンニングされた状態にある。この第1層目配線17の
パターンニングは単層マスク31で行われる。単層マス
ク31は例えば酸化珪素膜で形成される。この酸化珪素
膜とAuとのエツチングレートは約1:3であるので、
単層マスク31は第1層目配線17の中間層のA u膜
17Bの膜厚の少なくとも1/3以上の膜厚で形成され
る。単層マスク31のパターンニングは例えばCHF、
ガスによる主に化学的エツチング(反応性スパッタエツ
チング)で行う。
前記単層マスク31は第1層目配線17がパターンニン
グされた後において基本的に除去されない。
つまり、GaAs ICが完成された段階において残存
する。しかし、必要があれば、マスク31は除去しても
よい。
このように、第1層目配線17を単層マスク31でパタ
ーンニングすることにより、第1層目配線17をパター
ンニングするマスクを形成する工程数を低減することが
できる。また、第1層目配線17上に単層マスク31を
残存させることにより、第1層目配NlA17と上層の
眉間絶縁膜18との接着性を向上することができる。
(実施例■) 本実施例■は、前述の実施例Iにおいて形成された突起
物17dを除去する方法である。
前記実施例1と同様に前記第3図に示す工程までを行い
、第11図(所定の製造工程における要部拡大断面図)
に示すように、マスク30Cを除去する。この後、前記
第4図に示すように、さらにArガス及び0□ガスによ
るスパッタエツチングを行う、この第4図に示す突起物
17dが形成された部分を第12図(要部拡大断面図)
に示す、マスク30Bの上部にはスパッタによる再付着
よりも。
エツチングが進行する面17eが現われる。また、エツ
チングが進行する面17eの下部には再付着する突起物
17dが現われる。前記実施例Iに比べて。
Au膜17Bのエツチング時間を増加させる(或はマス
ク30Bの膜厚を薄くする)ことにより、突起物17d
を除去することができる。
この条件でスパッタエツチングされた具体的な配線17
及びマスク30の断面構造を第13図(要部断面図)に
示す、つまり、エツチングの進行と共にエツチング面1
7sが増大し、突起物17dは逆に減少し無くなる。
そして、前記Au膜17Bのエツチング後、前記実施例
Iと同様に加工すると、第14図に示す断面形状の配l
lA17が形成される。前記実施例■の第6図に示す工
程においては配線17に突起物17dが残存するが、本
実施例においては突起物17dは存在しない。逆に配線
17の上部がマスク30Bの後退により削れて傾斜面1
7fが形成される。この傾斜面17fと層間絶縁膜15
(又は半絶縁性基板10)の表面とのなす角度αは、エ
ツチング膜、マスク等により若干具なるが、例えば20
〜60度となる。
配線17の下部には傾斜面17gが形成される。この傾
斜面17gと層間絶縁膜15(又は半絶縁性基板10)
の表面とのなす角度βは例えば60〜80度となる。つ
まり、角度αは角度βに比べて小さい角度となる。
このように、本実施例■によれば、配線17に突起物1
7dが存在しないので、層間絶縁膜18、上層の配線2
0の夫々のステップカバレッジが改善される。また、前
記突起物17dに基づく不良を防止することができる。
なお、前記Arガス及び02ガスによるスパッタエツチ
ング時間を長くすると。
配、i@17は傾斜面17gがなくなり傾斜面17fの
み存在する。このように構成される配線17は前述のス
テップカバレッジのより改善を行うことができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
例えば、本発明は、第1層目配線17(又は20)をM
 o 1117A 、 A u膜17Bの夫々を順次積
層した2層構造で構成してもよい、つまり、第1層目配
線17は下地の層間絶縁膜15との間に少なくとも接着
性を有していればよい。
また、本発明は、前記第1層目配線17、第2層目配[
20の夫々を、Ti/Au/Ti、Ti/Au/Tie
、W/Au/W、Ti/Cu/Ti。
Cr / Cu / Cr 、 T i W / Cu
 / T i W又はTi / N i / T iの
多層構造で構成することができる。
また、本発明は、GaAs ICに限定されず、■族或
はIb族の金属又はその化合物を主体に形成された配線
を有する配線基板例えばプリント配線基板に適用するこ
とができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
配線形成技術において、配線間の短絡を防止し、電気的
信頼性を向上することができる。
【図面の簡単な説明】
第1図は、本発明の実施例IであるGaAs ICの要
部断面図、 第2図乃至第6図は、前記GaAs ICを各製造工程
毎に示す要部新面図。 第7図は、本発明の実施例■であるGaAs ICの所
定の製造工程における要部断面図、第8図乃至第10図
は、従来のGaAs ICを各製造工程毎に示す要部断
面図、 第11図乃至第14図は1本発明の実施例■であるGa
As ICの所定の製造工程における要部断面図である
。 図中、10・・・半絶縁性基板、Is、 1B・・・層
間絶縁膜、17・・・第1層目配線、17A、17C,
20A、20C・・・MO膜、17B 、 20B −
A u膜、20・・・第2層目配線、30・・・積層マ
スク、30A・・・第1マスク、30B・・・第2マス
ク、30C・・・第3マスク、31・・・単層マスクで
ある。

Claims (6)

    【特許請求の範囲】
  1. 1.基板上の下地絶縁膜上に、IVa族、Va族或はVIa
    族の金属又はこの金属を主成分とした化合物で形成され
    た第1金属膜、VIII族或は I b族の金属又はこの金属
    を主成分とした化合物で形成された第2金属膜の夫々を
    順次積層した配線を設けた配線基板の形成方法であって
    、前記基板上の下地絶縁膜上の全面に、前記第1金属膜
    、第2金属膜の夫々を順次積層する工程と、該第2金属
    膜上に、前記第1金属膜をエッチングする際に使用され
    る第1マスク及びその上に形成された前記第2金属膜を
    エッチングする際に使用される、前記第1マスクと同一
    パターンの第2マスクを有する積層マスクを形成する工
    程と、該積層マスクの第2マスクを用い、それ以外の領
    域の第2金属膜を主に物理的にエッチングし、第1マス
    クを用い、それ以外の第1金属膜を主に化学的にエッチ
    ングし、残存する第1金属膜及び第2金属膜で形成され
    た配線を形成する工程とを備えたことを特徴とする配線
    基板の形成方法。
  2. 2.前記積層マスクの第1マスクはVIII族、 I b族或
    はIIIb族の金属又はこの金属を主成分とした化合物又
    は酸化珪素で形成され、前記第2マスクはIVa族、Va
    族或はVIa族の金属又はこの金属を主成分とした化合物
    で形成されたことを特徴とする請求項1に記載の配線基
    板の形成方法。
  3. 3.前記積層マスクは酸化珪素膜で形成されたことを特
    徴とする請求項1に記載の配線基板の形成方法。
  4. 4.前記配線は、第2金属膜上に第1金属膜と同種の金
    属で形成された第3金属膜が設けられた積層膜で形成さ
    れたことを特徴とする請求項1乃至請求項3に記載の夫
    々の配線基板の形成方法。
  5. 5.前記配線はその膜厚の3分の1以下の高さの突起物
    を有し、この突起物は前記配線の上部端側に形成される
    ことを特徴とする請求項1乃至請求項4に記載の夫々の
    配線基板の形成方法。
  6. 6.前記配線の側面は前記基板表面とのなす角度が側面
    下側と側面上側とで異なる2段階に形成され、前記側面
    下側と基板表面とのなす角度が側面上側と基板表面との
    なす角度に比べて大きく、前記側面下側と基板表面との
    なす角度は90度以下に形成されることを特徴とする請
    求項1乃至請求項4に記載の配線基板の形成方法。
JP1167492A 1989-06-28 1989-06-28 半導体装置の製造方法 Expired - Fee Related JP3067135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1167492A JP3067135B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1167492A JP3067135B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0330428A true JPH0330428A (ja) 1991-02-08
JP3067135B2 JP3067135B2 (ja) 2000-07-17

Family

ID=15850686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1167492A Expired - Fee Related JP3067135B2 (ja) 1989-06-28 1989-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3067135B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401365B1 (ko) * 2000-03-31 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板
JP2015046423A (ja) * 2013-08-27 2015-03-12 株式会社村田製作所 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
JP2016021470A (ja) * 2014-07-14 2016-02-04 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242337A (ja) * 1986-04-15 1987-10-22 Toshiba Corp 多層配線用金属膜の形成方法
JPS63272050A (ja) * 1987-04-30 1988-11-09 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242337A (ja) * 1986-04-15 1987-10-22 Toshiba Corp 多層配線用金属膜の形成方法
JPS63272050A (ja) * 1987-04-30 1988-11-09 Nec Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401365B1 (ko) * 2000-03-31 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치
JP2008034816A (ja) * 2006-06-30 2008-02-14 Denso Corp 配線基板
JP2015046423A (ja) * 2013-08-27 2015-03-12 株式会社村田製作所 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
JP2016021470A (ja) * 2014-07-14 2016-02-04 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP3067135B2 (ja) 2000-07-17

Similar Documents

Publication Publication Date Title
JPS6185879A (ja) 導電パタ−ンの形成方法
US20080258298A1 (en) Semiconductor devices and methods of fabricating the same
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US4962061A (en) Method for manufacturing a multilayer wiring structure employing metal fillets at step portions
JPH0330428A (ja) 半導体装置の製造方法
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH0290623A (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPH02213144A (ja) 半導体装置の製造方法
KR930004116B1 (ko) 반도체 집적회로 장치의 제조방법
JPS63204742A (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPH0794481A (ja) 半導体装置の製造方法
JPH04174522A (ja) 半導体装置のバンプ形成メッキの製造方法
JPS61229377A (ja) ジヨセフソン集積回路の製造方法
JPH07142474A (ja) 配線形成方法
JPH01155641A (ja) 半導体集積回路装置
JPH0273642A (ja) 半導体装置の製造方法
JPS61208849A (ja) 半導体装置の製造方法
JPS60227440A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees