JPH0330575A - シエーデイング補正装置 - Google Patents
シエーデイング補正装置Info
- Publication number
- JPH0330575A JPH0330575A JP1163635A JP16363589A JPH0330575A JP H0330575 A JPH0330575 A JP H0330575A JP 1163635 A JP1163635 A JP 1163635A JP 16363589 A JP16363589 A JP 16363589A JP H0330575 A JPH0330575 A JP H0330575A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- conversion
- output
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ファクシミリ、デジタル複写機等の画像読み
取り部におけるシェーディング補正装置に関する。
取り部におけるシェーディング補正装置に関する。
従来より、シェーディング補正装置として画素ごとの補
正データをRAMに格納しておき、動作時には画素出力
値と、RAMから得る対応した画素の補正値で変換値を
格納したメモリをアクセスし補正データを得る技術が知
られている。
正データをRAMに格納しておき、動作時には画素出力
値と、RAMから得る対応した画素の補正値で変換値を
格納したメモリをアクセスし補正データを得る技術が知
られている。
この変換テーブルメモリ使用方式は一般的であり、コス
ト的にも優れているため、現在市場の大多数の装置に採
用されている。
ト的にも優れているため、現在市場の大多数の装置に採
用されている。
しかしデジタル複写機等において、仮に20CPS40
0dpi(7)装置では、変換ROMとしてアクセスタ
イム80ns程度のがなり高速なものが、また変換8ビ
ツトとすると容量的にもやや大きなものが必要となる。
0dpi(7)装置では、変換ROMとしてアクセスタ
イム80ns程度のがなり高速なものが、また変換8ビ
ツトとすると容量的にもやや大きなものが必要となる。
また、この方式によると格納データ(基準白板を読んだ
時の値)の最大値が変換メモリに格納する値を計算する
時、予定した値とずれていると、変換後データのダイナ
ミックレンジは低下する。
時の値)の最大値が変換メモリに格納する値を計算する
時、予定した値とずれていると、変換後データのダイナ
ミックレンジは低下する。
つまり、初期調整(例えば基準白板を読んだ時の出力値
を目標値にセットする等)をがなり正確に行わないと装
置自体の性能が低下するという欠点がある。
を目標値にセットする等)をがなり正確に行わないと装
置自体の性能が低下するという欠点がある。
本発明の目的は、初期調整作業の容易な高性能のシェー
ディング補正装置を提供することにある。
ディング補正装置を提供することにある。
上記目的は、光電変換素子のアナログ出力をデジタル値
に変換する第1の変換手段と、前記光電変換素子の1ラ
インのデジタル変換出力を記憶する記憶手段と、この記
憶手段に記憶したデジタルデータをアナログ信号に変換
する第2の変換手段と、この第2の変換手段の出力を前
記第1の変換手段の変換基準電圧として供給する制御手
段とによって達成される。
に変換する第1の変換手段と、前記光電変換素子の1ラ
インのデジタル変換出力を記憶する記憶手段と、この記
憶手段に記憶したデジタルデータをアナログ信号に変換
する第2の変換手段と、この第2の変換手段の出力を前
記第1の変換手段の変換基準電圧として供給する制御手
段とによって達成される。
記憶手段に記憶された1ラインのデジタルデータは第2
の変換手段によりアナログ信号に変換され、再度、光電
変換素子のアナログ出力をデジタル値に変換する第1の
変換手段の変換基準電圧としてフィードバックされる。
の変換手段によりアナログ信号に変換され、再度、光電
変換素子のアナログ出力をデジタル値に変換する第1の
変換手段の変換基準電圧としてフィードバックされる。
従って、記憶手段に格納された値なりの補正動作を行う
ため、粗調整でも変換による信号のダイナミックレンジ
低下はない。
ため、粗調整でも変換による信号のダイナミックレンジ
低下はない。
以下、本発明の実施例を図面を参照して説明する。
第2図は複写機の光学系の構成図であって、IはCCD
(光電変換素子)、11は移動型のコンタクトガラス
、12は濃度調整のためにコンタクトガラスIIの非画
像部に設けられた基準白板、13はコンタクトガラス1
1に見開き状態で!!2置された原稿、工4は光源、1
5,16.17はミラー 18は結像レンズであり、原
稿像はCCD1上に投影され、光電変換によりアナログ
電圧に変換される。
(光電変換素子)、11は移動型のコンタクトガラス
、12は濃度調整のためにコンタクトガラスIIの非画
像部に設けられた基準白板、13はコンタクトガラス1
1に見開き状態で!!2置された原稿、工4は光源、1
5,16.17はミラー 18は結像レンズであり、原
稿像はCCD1上に投影され、光電変換によりアナログ
電圧に変換される。
第1図は本発明によるシェーディング補正装置のブロッ
ク図であって、CCD 1はクロックにより駆動され、
受光量に応したアナログ信号を出力する。このアナログ
信号は増幅器2により増幅およびレベル変換され、A/
D変換器(第1の変換手段)3によってデジタル信号と
なり、図示しない後段の処理ブロックにより、画像処理
9編集され、さらに伝送、記録、記憶される。
ク図であって、CCD 1はクロックにより駆動され、
受光量に応したアナログ信号を出力する。このアナログ
信号は増幅器2により増幅およびレベル変換され、A/
D変換器(第1の変換手段)3によってデジタル信号と
なり、図示しない後段の処理ブロックにより、画像処理
9編集され、さらに伝送、記録、記憶される。
5はD/A変換器(第2の変換手段)、6は定電圧源、
7はCGDIからの1ラインのデジタルデータを記憶す
るRAM (記憶手段)である。
7はCGDIからの1ラインのデジタルデータを記憶す
るRAM (記憶手段)である。
また制御部(制御手段)8は、コンタクトガラス11が
第2図に示す位置に到達し、基準白板12からの反射光
がCCD 1に入射するとき発生する同期信号によって
点線内ブロックを以下のように制御する。
第2図に示す位置に到達し、基準白板12からの反射光
がCCD 1に入射するとき発生する同期信号によって
点線内ブロックを以下のように制御する。
モード■
同期信号がアクティブなときく補正データサンプル)
制御部8はスイッチ31.32を図の位置(信号の流れ
は■側)にして、定電圧源6の出力をA/D変換器3へ
の変換基準電圧として与え、この時のCCD 1からの
デジタル変換出力を1ライン分RAM7に格納する。
は■側)にして、定電圧源6の出力をA/D変換器3へ
の変換基準電圧として与え、この時のCCD 1からの
デジタル変換出力を1ライン分RAM7に格納する。
モード■
同期信号が非アクティブなとき(補正動作)スイッチ3
1.S2を図と反対側(信号の流れは■側)にしてモー
ド■でサンプリングしたデータをRAM7からD/A変
換器5を通じてA/D変換器3に基準電圧として与える
。
1.S2を図と反対側(信号の流れは■側)にしてモー
ド■でサンプリングしたデータをRAM7からD/A変
換器5を通じてA/D変換器3に基準電圧として与える
。
上記モード■、■におけるRAM7への書き込み、読み
出し動作はCCD駆動クロックに同期して行われる。
出し動作はCCD駆動クロックに同期して行われる。
仮に基準白板読み取り時の画素PI、P2の出力がデジ
タル値で100.120であったとすると、実際の画像
読み取り時にA/D変換器3に与えられる変換基準電圧
は画素P2読み出し時においては、画素P1読み出し時
の120/100゜つまり20%増しとなっているので
、A/D変換値は100/120となり、COD画素感
度ばらつき、光学系のむらによる出力不均一を補正でき
る。
タル値で100.120であったとすると、実際の画像
読み取り時にA/D変換器3に与えられる変換基準電圧
は画素P2読み出し時においては、画素P1読み出し時
の120/100゜つまり20%増しとなっているので
、A/D変換値は100/120となり、COD画素感
度ばらつき、光学系のむらによる出力不均一を補正でき
る。
なお、RAM7は読み出し時に再書き込みループを設け
ることにより、ラインメモリを使用してもよい。
ることにより、ラインメモリを使用してもよい。
また、スラッチS2によるモード■の時の変換基準電圧
の供給は、固定デジタル値としてD/A変換器5に与え
てもよい。
の供給は、固定デジタル値としてD/A変換器5に与え
てもよい。
以上説明したように、本発明によれば、最近非常に安価
となっているビデオ帯域のD/A変換器を利用して、R
AM内に格納されたデータに沿ったシェーディング補正
を行うため、コスト的に有利で、かつ111調整でも、
変換による信号のダイナミックレンジ低下のないシェー
ディング補正装置を提供することができる。
となっているビデオ帯域のD/A変換器を利用して、R
AM内に格納されたデータに沿ったシェーディング補正
を行うため、コスト的に有利で、かつ111調整でも、
変換による信号のダイナミックレンジ低下のないシェー
ディング補正装置を提供することができる。
第1図は本発明によるシェーディング補正装置の一実施
例のブロック図、第2図は複写機の光学系の構成図であ
る。 1・・・CCD、3・・・A/D変換器、5・・・D/
A変換器、7・・・RAM、8・・・制御部。
例のブロック図、第2図は複写機の光学系の構成図であ
る。 1・・・CCD、3・・・A/D変換器、5・・・D/
A変換器、7・・・RAM、8・・・制御部。
Claims (1)
- 光電変換素子のアナログ出力をデジタル値に変換する第
1の変換手段と、前記光電変換素子の1ラインのデジタ
ル変換出力を記憶する記憶手段と、この記憶手段に記憶
したデジタルデータをアナログ信号に変換する第2の変
換手段と、この第2の変換手段の出力を前記第1の変換
手段の変換基準電圧として供給する制御手段とを備えた
ことを特徴とするシェーディング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163635A JPH0330575A (ja) | 1989-06-28 | 1989-06-28 | シエーデイング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163635A JPH0330575A (ja) | 1989-06-28 | 1989-06-28 | シエーデイング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330575A true JPH0330575A (ja) | 1991-02-08 |
Family
ID=15777683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163635A Pending JPH0330575A (ja) | 1989-06-28 | 1989-06-28 | シエーデイング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10184443B2 (en) | 2011-03-31 | 2019-01-22 | Mitsubishi Electric Corporation | Engine starting device |
-
1989
- 1989-06-28 JP JP1163635A patent/JPH0330575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10184443B2 (en) | 2011-03-31 | 2019-01-22 | Mitsubishi Electric Corporation | Engine starting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04363967A (ja) | 原稿読取り装置 | |
| JPH0799850B2 (ja) | 画像記録装置用画像読み取り装置 | |
| JPH0330575A (ja) | シエーデイング補正装置 | |
| JPH08172505A (ja) | 画像読取装置 | |
| CA2042606C (en) | Method and apparatus for improving signal to noise ratio in a telecine machine | |
| US7936485B2 (en) | Image reading apparatus, image processing apparatus, and computer program product | |
| JP3494462B2 (ja) | 信号処理装置 | |
| JP3618806B2 (ja) | 撮像装置 | |
| JPH0449777A (ja) | 原稿読取装置の光量変動補正回路 | |
| JPH11146199A (ja) | 画像読取装置および方法 | |
| JP2001217990A (ja) | 画像読み取り装置及び画像読み取り方法 | |
| JPH02192357A (ja) | 画像読み取り装置 | |
| JPS63122359A (ja) | 画像記録方法とその装置 | |
| JP2006211042A (ja) | 画像読み取り装置及び画像形成装置 | |
| JPH0365874A (ja) | 光電変換装置 | |
| JPS63177656A (ja) | カラ−画像読取装置 | |
| JPH0153539B2 (ja) | ||
| JPH08317294A (ja) | 画像読取装置 | |
| JPH02177665A (ja) | 画像読取方法およびその装置 | |
| JPH02274064A (ja) | 画像記録装置の露光補正方法 | |
| JPS6158374A (ja) | 画像読取り装置 | |
| JPS59223061A (ja) | 画像読取装置 | |
| JPH09261475A (ja) | 画像読取装置 | |
| JPH02211771A (ja) | 画像信号処理方法 | |
| JP2002051208A (ja) | 画像処理装置 |