JPH0330991B2 - - Google Patents

Info

Publication number
JPH0330991B2
JPH0330991B2 JP59186391A JP18639184A JPH0330991B2 JP H0330991 B2 JPH0330991 B2 JP H0330991B2 JP 59186391 A JP59186391 A JP 59186391A JP 18639184 A JP18639184 A JP 18639184A JP H0330991 B2 JPH0330991 B2 JP H0330991B2
Authority
JP
Japan
Prior art keywords
film
conductor layer
formula
thermal expansion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59186391A
Other languages
English (en)
Other versions
JPS6165457A (ja
Inventor
Mitsuru Hirao
Shunichi Numata
Yasuhiro Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP18639184A priority Critical patent/JPS6165457A/ja
Publication of JPS6165457A publication Critical patent/JPS6165457A/ja
Publication of JPH0330991B2 publication Critical patent/JPH0330991B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明は半導体装置の多層配線構造に関する。 〔発明の背景〕 半導体装置の製造における多層配線技術は、集
積度の向上に伴つてますますその重要さが増加し
いる。半導体装置の形成時に表面に現われるさま
ざまな凹凸上に、信頼性の高い配線を形成するこ
とがその技術課題である。現在広く使われている
方法は、気相成長法(CVD法)による無機膜や
その等の膜とスピンナーでコーテイングできる無
機膜との複合構造の膜を配線層間の絶縁膜とし、
配線用の導体層を多層に形成する方法である。 ところで、気相成長法では膜の表面の凹凸は下
地の凹凸を忠実に反映したものとなり、表面を平
坦化することはできない。 表面の平坦化は、導体層の断線を防止するだけ
でなく、段差部で起る導体層の厚さの減少を防ぎ
配線抵抗を下げ、ま配線の加工精度を上げる等の
効果があり、多層配線技術の中でも最も重要な技
術の一つである。 従来、平坦化を実現するためのさまざまな方法
が提案されて来た。例えば、特公昭57−18343号
公報には、付着された導体層の一部を酸化物とし
て層間の絶縁膜の一部として利用し、段差の発生
を抑える方法が開示されいる。ま、特開昭56−
76548号公報に見られるように、低融点のガラス
を表面に付着し、軟化点以上の温度に加熱して段
差部の傾斜を緩和する方法もある。 この方法の他に、有機樹脂膜を用いて層間の絶
縁膜とする方法がある。。例えば、ポリイミド等
はその典型である。ポリイミドは硬質させる前は
液状であり、ウエハ表面にスピンナーで塗布して
静置するだけで簡単に平坦化を達成することがで
き、多層配線形成上、有利な特性をもつ。しか
し、致命的な欠点は、他の有機樹脂膜と同様に、
透湿性に劣るという点である。層間膜あるいは最
上層の保護膜に透湿性がある場合、外部から侵入
した水分は容易に配線層に達し導体として使われ
ている金属の腐蝕を助長する。 〔発明の目的〕 本発明の目的は、表面の平坦化ができ、かつ信
頼性の高い半導体装置の多層配線構造を提供する
にある。 〔発明の概要〕 本発明の特徴は、第n番目の導体層、第n番目
の導体層上に積層される絶縁層、絶縁層上に積層
される第(n+1)番目の導体層から成る半導体
装置の多層配線構造に於いて、絶縁層は、第n番
目の導体層上に積層される無機絶縁膜と熱膨張係
数が第(n+1)番目の導体層の熱膨張係数より
小さく、かつ無機絶縁膜の熱膨脹係数より大きい
有機樹脂膜とからなり、前記有機樹脂膜が、 次式〔〕 〔式中、Ar1 (Rは低級アルキル基、含弗素低級アルキル
基、nは0〜4である。)、
【式】および
〔発明の実施例〕
第1図は本発明を二層配線に適用した場合の、
断面構造である。第一層目アルミニウムは比較的
薄い無機膜4で覆われており、この上に有機膜が
成されている。また、最上層の保護膜は無機膜を
使用でき、第二層目アルミニウムの信頼性も確保
されている。 以下、第2図を使つて本発明の実施例を詳細に
説明する。 (第2図 a) ソース、ドレイン、ベース、エミツタ等の種々
の接合を半導体基体1に形成した後、半導体基体
1の表面にリンガラス膜(PSG膜)2を形成す
る。この膜は、良く知られているように、表面の
安定化のために設けられる。この後、配線を取り
出すべき所定の部分のPSG膜2に、半導体基体
1の表面に達する孔を形成する。この図では、簡
単のため、種々の接合や、表面に存在する凹凸を
省略した。 (第2図 b) この表面全体に第一番目の導体層3を所定の厚
さで付着させ、不用の部分を通常のホトリソグラ
フイ技術により取り除く。 (第2図 c) 次に、無機絶縁膜4を全面に積層する。この無
機絶縁膜4は導体層3の表面を覆つて、上層の有
機膜を通して侵入してくる水分を阻止する。この
無機膜は、導体層3がアルミニウムの場合には、
さらに別の役をはたす。アルミニウムには、熱処
理中にその表面が盛り上がるヒロツクという現象
があることは広く知られているが、アルミニウム
の表面に無機膜がある場合には、これが抑制され
る。このような点から、この無機絶縁膜4の厚さ
は1000〜4000Å程度にするのが好適である。 (第2図 d) 次に有機樹脂膜となる低熱膨張ポリイミド5を
所定の厚さに形成する。ここで低熱膨張ポリイミ
ド5は後述する材料の中の一つであり、その熱膨
張係数は約1×10-5K-1であり、第二番目の導体
層を形成するAl(熱膨張係数23×10-5K-1)、Cu
(熱膨張係数1.4×10-5K-1)、Au(熱膨張係数1.4×
10-5K-1)等の熱膨張係数より小さい。この厚さ
は、表面の凹凸が後の二層目導体層形成工程で悪
い影響を及ぼさない程度に表面の段差を緩和する
ように、また、一層目導体と二層目導体間の層間
耐圧を所定の値にするように選ぶべきである。通
常のLSIでは0.5〜4μmが適当である。 (第2図 e) 次に、無機絶縁膜4と低熱膨張有機膜5とから
なる層間膜にスルーホール9を形成する。これは
通常のホトリソグラフイ技術により可能である。
この場合、形成したスルホール9の側壁は、本図
のように、30〜50度の傾斜した面となる。従つて
第2図fに示すように、第二層導体を成した場
合、スルーホール部分での配線材のつきまわりは
非常に良好となり、信頼性の高い配線を成でき
る。スルーホール9の部分の無機絶縁膜4の加工
は、有機膜5をマスクとしてセルフアラインにで
きるため、特別の問題は生じない。 (第2図 f) この後、通常の方法により第二番目の導体層の
積層及びパターニングを行なう。この時、前述の
ように表面の凹凸が小さくなつているため、精度
の高い加工ができ、導体膜厚のばらつきも小さ
く、信頼性の高い配線を形成することができる。 最後に保護膜となる無機絶縁膜7を形成して第
1図の形状となる。通常の有機膜を層間膜として
用いた場合、この上に無機膜を積層すると、無機
膜にクラツクが入り、保護膜の役目を果さなくな
つてしまう。低膨張有機膜の場合には、このよう
な問題はなく、二層目アルミニウム配線の信頼性
を十分に上げることができる。 以上は二層線をする場合を例にして説明しが、
さらに多層化を進める場合には第2図c〜fの工
程を繰り返し行なえば良く、そのために新たな問
題が生じることは無い。 このように、低膨張ポリイミド膜5を層間膜の
一部とし用いることにより、クラツクの発生を防
止することが出来、かつ、表面の平坦化も可能と
なる。従つて、加工精度の向上、配線の信頼性の
向上が計れるだけでなく、歩留まりの向上にも寄
与し、その効果は大きい。 本発明で使用する低熱膨張の有機樹脂膜の材料
の一例を次式〔〕に示す。 〔式中、Ar1 (Rは低級アルキル基、含弗素低級アルキル
基、nは0〜4である。)
【式】および
〔発明の効果〕
本発明によれば、表面の平坦化ができ、かつ、
クラツクの発生を防止できる半導体装置の多層配
線構造を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面構造図、第2
図は本発明の一実施例の製造工程図、第3図は
DDEの配合量とポリイミドの線膨張係数の関係
を示す図である。 3……1番目の導体層、4……無機絶縁膜、5
……低熱膨張有機樹脂膜、6……2番目の導体
層。

Claims (1)

  1. 【特許請求の範囲】 1 第n番目の導体層、この第n番目の導体層上
    に積層される絶縁層、この絶縁層上に積層される
    第(n+1)番目の導体層から成る半導体装置の
    多層配線構造に於いて、 前記絶縁層は、前記第n番目の導体層上に積層
    される無機絶縁膜と熱膨脹係数が前記第(n+
    1)番目の導体層の熱膨脹係数より小さく、か
    つ、前記無機絶縁膜の熱膨脹係数より大きい有機
    樹脂膜とからなり、 前記有機樹脂膜、次式〔〕 〔式中、Ar1 (Rは低級アルキル基、含弗素低級アルキル
    基、nは0〜4である。)、 【式】および【式】 から選ばれる芳香族基である。〕 または、式次〔〕 で示される化学構造単位を含むポリイミドからな
    ることを特徴とする半導体装置の多層配線構造。 2 特許請求の範囲第1項において、前記有機樹
    脂膜が次式〔〕 〔式中、Ar2は2価の芳香族基、Ar3は4価の
    芳香族基である。〕で示される化学構造単位を含
    むポリイミドからなることを特徴とする半導体装
    置の多層配線構造。
JP18639184A 1984-09-07 1984-09-07 半導体装置の多層配線構造 Granted JPS6165457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18639184A JPS6165457A (ja) 1984-09-07 1984-09-07 半導体装置の多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18639184A JPS6165457A (ja) 1984-09-07 1984-09-07 半導体装置の多層配線構造

Publications (2)

Publication Number Publication Date
JPS6165457A JPS6165457A (ja) 1986-04-04
JPH0330991B2 true JPH0330991B2 (ja) 1991-05-01

Family

ID=16187573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18639184A Granted JPS6165457A (ja) 1984-09-07 1984-09-07 半導体装置の多層配線構造

Country Status (1)

Country Link
JP (1) JPS6165457A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979190A (ja) * 1972-12-04 1974-07-31

Also Published As

Publication number Publication date
JPS6165457A (ja) 1986-04-04

Similar Documents

Publication Publication Date Title
JP2518435B2 (ja) 多層配線形成法
JP3054637B2 (ja) 集積回路のパッシベーション方法
JPS60227446A (ja) 半導体装置の製造方法
JPH0330991B2 (ja)
JPH0224382B2 (ja)
JPH0330992B2 (ja)
KR100271941B1 (ko) 반도체 장치 및 반도체 장치용 절연막 제조 방법
JP3325714B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0587144B2 (ja)
JP3249071B2 (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
KR100237016B1 (ko) 반도체 소자의 금속배선 제조방법
JPS62154643A (ja) 半導体装置の製造方法
JPH0419707B2 (ja)
JPH0618239B2 (ja) 半導体装置
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
JPS63229839A (ja) 半導体装置
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JPH0547764A (ja) 半導体装置とその製造方法
JP2942063B2 (ja) 半導体装置の製造方法
JPS63147345A (ja) 半導体集積回路装置及びその製造方法
JPH0555132A (ja) 配線部材の形成方法
JPS63107045A (ja) 半導体装置
JPS639660B2 (ja)
JPS59161840A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term