JPH0331232B2 - - Google Patents
Info
- Publication number
- JPH0331232B2 JPH0331232B2 JP58028939A JP2893983A JPH0331232B2 JP H0331232 B2 JPH0331232 B2 JP H0331232B2 JP 58028939 A JP58028939 A JP 58028939A JP 2893983 A JP2893983 A JP 2893983A JP H0331232 B2 JPH0331232 B2 JP H0331232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- recorded
- changes
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、論理回路の動作をシミユレーシヨン
した結果を記録する方式に関する。
した結果を記録する方式に関する。
従来技術と問題点
各種論理回路の製作に当つて、設計した当該論
理回路が予定通り動作するか否か予め確認する必
要があり、これには当該論理回路をソフトウエア
で組んでそれを実行させ、結果をみるというシミ
ユレーシヨンテストが行なわれる。シミユレーシ
ヨン結果の採取には従来は所定のサンプリング周
期で回路各部の信号値を観測し、それを全て記録
するという方法をとつている。しかしこの方法で
は試験結果のデータ量が膨大になり、それを格納
する記憶領域（フアイル）が広大になり、解析に
も手間がかゝる。ところで解析に必要なのは信号
変化点の情報であるから、従来方式のように信号
変化のない期間を何ポイントも記録するのは無益
であり、フアイル量を無駄に増加させるだけであ
る。フアイル量を減少させるにはフアイルへのデ
ータ記録間隔を大にすることが考えられるが、こ
の方式では失なわれるデータの量が増加して、シ
ミユレーシヨン結果の忠実な採取が不可能にな
る。
理回路が予定通り動作するか否か予め確認する必
要があり、これには当該論理回路をソフトウエア
で組んでそれを実行させ、結果をみるというシミ
ユレーシヨンテストが行なわれる。シミユレーシ
ヨン結果の採取には従来は所定のサンプリング周
期で回路各部の信号値を観測し、それを全て記録
するという方法をとつている。しかしこの方法で
は試験結果のデータ量が膨大になり、それを格納
する記憶領域（フアイル）が広大になり、解析に
も手間がかゝる。ところで解析に必要なのは信号
変化点の情報であるから、従来方式のように信号
変化のない期間を何ポイントも記録するのは無益
であり、フアイル量を無駄に増加させるだけであ
る。フアイル量を減少させるにはフアイルへのデ
ータ記録間隔を大にすることが考えられるが、こ
の方式では失なわれるデータの量が増加して、シ
ミユレーシヨン結果の忠実な採取が不可能にな
る。
発明の目的
本発明は、変化のあつた信号だけに着目しその
信号値に信号識別子と変化時刻を付して記録する
ことにより、記録精度を低下させずにフアイル量
を減少させようとするものである。
信号値に信号識別子と変化時刻を付して記録する
ことにより、記録精度を低下させずにフアイル量
を減少させようとするものである。
発明の構成
本発明は、論理回路の動作をシミユレーシヨン
してその結果をフアイルに記録する論理シミユレ
ーシヨンの結果記録方式において、該論理回路の
各部信号の最新値を記憶するテーブルから該フア
イルへ記録する内容を、変化のあつた信号の値と
その時刻および該信号の識別子だけにすることを
特徴とするが、以下図示の実施例を参照しながら
これを詳細に説明する。
してその結果をフアイルに記録する論理シミユレ
ーシヨンの結果記録方式において、該論理回路の
各部信号の最新値を記憶するテーブルから該フア
イルへ記録する内容を、変化のあつた信号の値と
その時刻および該信号の識別子だけにすることを
特徴とするが、以下図示の実施例を参照しながら
これを詳細に説明する。
発明の実施例
第１図は本発明の一実施例を説明するタイムチ
ヤートで、ａのＡ，Ｂ，Ｃはシミユレーシヨンの
結果得られる回路各部の信号（入力信号を含む）
である。これらの信号はデジタル信号であるか
ら、その信号値は１または０である。ｔは時刻を
示す。ｂは対比するために示した従来の記録方式
で、各時刻ｔでサンプリングした信号値１または
０を各信号Ａ，Ｂ，Ｃ毎に全て記録している。こ
れに対しｃは本発明による方式を示し、記録する
ポイントは信号変化のあつたものに限られる。こ
のとき、どの信号で変化があつたかを示す信号識
別子Ａ，Ｂ，Ｃを変化後の信号値に付し、併せて
変化時刻を記録する。例えばイの４、A1は時刻
ｔ＝４で信号Ａが０から１に反転したことを示し
ている。同様にロの13、B1、C0は時刻ｔ＝13で
信号Ｂが０から１に、また信号Ｃが１から０に反
転したことを示している。このときの信号Ａの値
は、Ａについての記録がないので前回（ｔ＝12）
の記録と同じであり、前回記録は（A1）である
からＡは０から１に変つたままであることが判
る。このようにすれば、ハに示すように全信号の
初期値０、A0、B0、C1を記録しておけば、あと
は変化のあつた信号に関する情報を記録するだけ
でａに記す信号Ａ〜Ｃの変化を全て記録でき、従
つて記録精度の低下はなくしかもフアイル量を減
らすことができる。
ヤートで、ａのＡ，Ｂ，Ｃはシミユレーシヨンの
結果得られる回路各部の信号（入力信号を含む）
である。これらの信号はデジタル信号であるか
ら、その信号値は１または０である。ｔは時刻を
示す。ｂは対比するために示した従来の記録方式
で、各時刻ｔでサンプリングした信号値１または
０を各信号Ａ，Ｂ，Ｃ毎に全て記録している。こ
れに対しｃは本発明による方式を示し、記録する
ポイントは信号変化のあつたものに限られる。こ
のとき、どの信号で変化があつたかを示す信号識
別子Ａ，Ｂ，Ｃを変化後の信号値に付し、併せて
変化時刻を記録する。例えばイの４、A1は時刻
ｔ＝４で信号Ａが０から１に反転したことを示し
ている。同様にロの13、B1、C0は時刻ｔ＝13で
信号Ｂが０から１に、また信号Ｃが１から０に反
転したことを示している。このときの信号Ａの値
は、Ａについての記録がないので前回（ｔ＝12）
の記録と同じであり、前回記録は（A1）である
からＡは０から１に変つたままであることが判
る。このようにすれば、ハに示すように全信号の
初期値０、A0、B0、C1を記録しておけば、あと
は変化のあつた信号に関する情報を記録するだけ
でａに記す信号Ａ〜Ｃの変化を全て記録でき、従
つて記録精度の低下はなくしかもフアイル量を減
らすことができる。
第１図ｂに示す従来方式でも記録採取周期を拡
大すればフアイル量を減少することができる。第
２図はその説明図で、ｂが拡大された周期本例で
は第１図の各時点毎の周期の３倍または４倍の周
期による記録内容である。ところがこのように信
号変化と無関係に単純に周期拡大すると再生され
る波形はｃのようになり、正確な入出力信号の変
化の記録は期待できない。
大すればフアイル量を減少することができる。第
２図はその説明図で、ｂが拡大された周期本例で
は第１図の各時点毎の周期の３倍または４倍の周
期による記録内容である。ところがこのように信
号変化と無関係に単純に周期拡大すると再生され
る波形はｃのようになり、正確な入出力信号の変
化の記録は期待できない。
第３図は本発明の適用例で、ａはシミユレーシ
ヨン対象となる論理回路である。G1〜G3は例え
ば２入力のナンドゲートである。回路への入力は
同図ｂに示す外部入力テーブルTBL１で与えら
れる。この外部入力テーブルの□１欄は時刻、□２欄
は信号識別子、□３欄は信号値を示す。これは回路
に与えられる外部入力を定義するもので、本例で
はｔ＝０で信号Ａが０に変る、またｔ＝０で信号
Ｂが０に変る、ｔ＝100では信号Ｃが１に変る、
ｔ＝200では信号Ｄが０に変る、を示している。
同図ｃはイベントテーブルTBL２を示す。左端
の０、１、…ｔ…は時刻を示し、中央及び右端の
ブロツクはイベント（イベントテーブルの中味）
を示しその左端のＥは信号識別子、右端の０は信
号値である。このテーブルは各時刻に変化する信
号と変化後の信号値を記憶する。本例ではｔ＝ｔ
で信号Ｅが０に、また信号Ｆが０に変ることを表
わす。同図ｄはネツトテーブルTBL３を示し、
左欄□１は信号識別子、右欄□２は信号値を示す。こ
のネツトテーブルは回路各部の全信号の最新値を
記憶する。同図ｅは後述の処理後のネツトテー
ブルTBL３、同図ｆは後述の処理後のイベン
トテーブルTBL２を示す。動作を説明するに、
シミユレーシヨンは、 ｔ＝ｔにおける外部入力をイベントテーブル
に登録する。
ヨン対象となる論理回路である。G1〜G3は例え
ば２入力のナンドゲートである。回路への入力は
同図ｂに示す外部入力テーブルTBL１で与えら
れる。この外部入力テーブルの□１欄は時刻、□２欄
は信号識別子、□３欄は信号値を示す。これは回路
に与えられる外部入力を定義するもので、本例で
はｔ＝０で信号Ａが０に変る、またｔ＝０で信号
Ｂが０に変る、ｔ＝100では信号Ｃが１に変る、
ｔ＝200では信号Ｄが０に変る、を示している。
同図ｃはイベントテーブルTBL２を示す。左端
の０、１、…ｔ…は時刻を示し、中央及び右端の
ブロツクはイベント（イベントテーブルの中味）
を示しその左端のＥは信号識別子、右端の０は信
号値である。このテーブルは各時刻に変化する信
号と変化後の信号値を記憶する。本例ではｔ＝ｔ
で信号Ｅが０に、また信号Ｆが０に変ることを表
わす。同図ｄはネツトテーブルTBL３を示し、
左欄□１は信号識別子、右欄□２は信号値を示す。こ
のネツトテーブルは回路各部の全信号の最新値を
記憶する。同図ｅは後述の処理後のネツトテー
ブルTBL３、同図ｆは後述の処理後のイベン
トテーブルTBL２を示す。動作を説明するに、
シミユレーシヨンは、 ｔ＝ｔにおける外部入力をイベントテーブル
に登録する。
イベントテーブルに従つてネツトテーブルを
書きかえる。
書きかえる。
各素子出力の評価を行い、出力信号が変化す
ればそれをイベントテーブルに登録する。
ればそれをイベントテーブルに登録する。
という処理をｔを＋１しながら繰返すことで行
う。図示の例で説明すると、 ｔ＝ｔにおける外部入力はないのでへ進
む。
う。図示の例で説明すると、 ｔ＝ｔにおける外部入力はないのでへ進
む。
ｔ＝ｔのイベントに従つてネツトテーブルの
信号Ｅの値を０に、信号Ｆの値を０に書きかえ
る（図ｅ）。
信号Ｅの値を０に、信号Ｆの値を０に書きかえ
る（図ｅ）。
ゲートG3を評価すると（入力はＥ、Ｆで値
は０、０）出力Ｈは１となる。現在の信号Ｈの
値（ネツトテーブルに書かれている値）は０で
あるから時刻ｔ＋Δt（ΔtはゲートG3の遅延時
間）で信号Ｈは０から１に変化する。従つてイ
ベントテーブルのｔ＝ｔ＋Δtにイベントを登
録する（図ｆ）。
は０、０）出力Ｈは１となる。現在の信号Ｈの
値（ネツトテーブルに書かれている値）は０で
あるから時刻ｔ＋Δt（ΔtはゲートG3の遅延時
間）で信号Ｈは０から１に変化する。従つてイ
ベントテーブルのｔ＝ｔ＋Δtにイベントを登
録する（図ｆ）。
従来方式の結果の出力は、の処理終了後にネ
ツトテーブルの全信号値をフアイルに記録してい
た。この状態を第４図ａに示す。右図の斜線部分
がその記録である。本方式では、の処理終了後
にそのときの時刻とイベントテーブルのイベント
を記録する。第４図ｂがこれを示し、斜線部がそ
の記録部である。なおこのｂ図は第３図ｃと同じ
である。なお、ここでは信号値は０および１の２
値として述べたが、不定状態Ｘ、高インピーダン
ス状態Ｚ、あるいはある状態から別の状態へ移る
途中の過度状態などが含まれるシミユレーシヨン
においても同様に本方式が適用できる。
ツトテーブルの全信号値をフアイルに記録してい
た。この状態を第４図ａに示す。右図の斜線部分
がその記録である。本方式では、の処理終了後
にそのときの時刻とイベントテーブルのイベント
を記録する。第４図ｂがこれを示し、斜線部がそ
の記録部である。なおこのｂ図は第３図ｃと同じ
である。なお、ここでは信号値は０および１の２
値として述べたが、不定状態Ｘ、高インピーダン
ス状態Ｚ、あるいはある状態から別の状態へ移る
途中の過度状態などが含まれるシミユレーシヨン
においても同様に本方式が適用できる。
発明の効果
以上述べたように本発明によれば、論理シミユ
レーシヨンの結果を、記録精度を低下させること
なく、少ないフアイル量で記録できる利点があ
る。
レーシヨンの結果を、記録精度を低下させること
なく、少ないフアイル量で記録できる利点があ
る。
第１図は本発明の一実施例を示すタイムチヤー
ト、第２図は従来の記録方式を示すタイムチヤー
ト、第３図は本発明の具体例を示す説明図、第４
図は本発明と従来法との対比説明図である。 図中、G1〜G2は論理回路、TBL１は外部入力
テーブル、TBL２はイベントテーブル、TBL３
はネツトテーブルである。
ト、第２図は従来の記録方式を示すタイムチヤー
ト、第３図は本発明の具体例を示す説明図、第４
図は本発明と従来法との対比説明図である。 図中、G1〜G2は論理回路、TBL１は外部入力
テーブル、TBL２はイベントテーブル、TBL３
はネツトテーブルである。
Claims (1)
- １ 論理回路の動作をシミユレーシヨンしてその
結果をフアイルに記録する論理シミユレーシヨン
の結果記録方式において、該論理回路の各部信号
の最新値を記憶するテーブルから該フアイルへ記
録する内容を、変化のあつた信号の値とその時刻
および該信号の識別子だけにすることを特徴とす
る論理シミユレーシヨンの結果記録方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028939A JPS59154374A (ja) | 1983-02-23 | 1983-02-23 | 論理シミユレ−シヨンの結果記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028939A JPS59154374A (ja) | 1983-02-23 | 1983-02-23 | 論理シミユレ−シヨンの結果記録方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59154374A JPS59154374A (ja) | 1984-09-03 |
| JPH0331232B2 true JPH0331232B2 (ja) | 1991-05-02 |
Family
ID=12262372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58028939A Granted JPS59154374A (ja) | 1983-02-23 | 1983-02-23 | 論理シミユレ−シヨンの結果記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT514997A1 (de) * | 2013-10-21 | 2015-05-15 | Gerhard Dr Kunze | Modulare Absorptionskältemaschine in Plattenbauweise |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3376592D1 (en) * | 1982-07-13 | 1988-06-16 | Nec Corp | Logic simulator operable on level basis and on logic block basis on each level |
| JPH087240B2 (ja) * | 1989-03-08 | 1996-01-29 | 富士通株式会社 | 波形表示方法 |
| JPH04120632A (ja) * | 1990-09-11 | 1992-04-21 | Nec Gumma Ltd | ロジックアナライザ |
| EP4396638A1 (en) * | 2021-09-01 | 2024-07-10 | Siemens Industry Software Ltd. | A method and a system for enabling a user to review simulation data of an industrial environment |
-
1983
- 1983-02-23 JP JP58028939A patent/JPS59154374A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT514997A1 (de) * | 2013-10-21 | 2015-05-15 | Gerhard Dr Kunze | Modulare Absorptionskältemaschine in Plattenbauweise |
| AT514997B1 (de) * | 2013-10-21 | 2015-11-15 | Gerhard Dr Kunze | Modulare Absorptionskältemaschine in Plattenbauweise |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59154374A (ja) | 1984-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US6173241B1 (en) | Logic simulator which can maintain, store, and use historical event records | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH0331232B2 (ja) | ||
| JP3297213B2 (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
| US6725187B1 (en) | Latch inference using dataflow analysis | |
| JPH02279015A (ja) | 遅延回路 | |
| Gu et al. | High performance tracking control system under measurement constraints by multi-rate control | |
| US20030018462A1 (en) | Multi-clock system simulation | |
| JPS59148971A (ja) | 論理回路シミュレ−ション方法 | |
| JP2001202391A (ja) | 論理回路のシミュレーション方法 | |
| JP2589860B2 (ja) | シミュレーション装置 | |
| JP3003645B2 (ja) | 論理シミュレーション方法及びその制御プログラムを記録した記録媒体 | |
| JPS61204745A (ja) | トレ−ス回路 | |
| JPH02242440A (ja) | 命令トレース回路 | |
| JPH03276374A (ja) | 論理シミュレーシヨン結果追跡装置 | |
| JPS6017131B2 (ja) | メモリ制御回路 | |
| EP0397532A2 (en) | Simulation system | |
| SU1471223A1 (ru) | Цифровое устройство задержки | |
| SU1008726A1 (ru) | Устройство дл сопр жени с электронной вычислительной машиной | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JPH03250260A (ja) | 論理シミュレーション結果出力方法 | |
| CN117370168A (zh) | 设置逻辑系统设计的仿真还原点的方法及相关设备 | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JPH06259495A (ja) | 論理シミュレーション方式 |