JPH0331955A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0331955A JPH0331955A JP1168016A JP16801689A JPH0331955A JP H0331955 A JPH0331955 A JP H0331955A JP 1168016 A JP1168016 A JP 1168016A JP 16801689 A JP16801689 A JP 16801689A JP H0331955 A JPH0331955 A JP H0331955A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- block
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 13
- 230000002457 bidirectional effect Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は集積回路に関し、特にLSI等の集積回路にお
ける論理設計の方式に関する。
ける論理設計の方式に関する。
従来技術
一般に、LSIを開発し、そのLSIを複数個組合せた
り、他のLSI又はランダムロジック回路と組合わせて
使用する場合においては、設計上の論理ミスや接続の際
のミスにより出力信号と他のLSIもしくはランダムロ
ジック回路の出力信号とがぶつかり合ってしまう場合が
ある。そのような場合、回路が正常動作しないといった
不具合が多く発生する。
り、他のLSI又はランダムロジック回路と組合わせて
使用する場合においては、設計上の論理ミスや接続の際
のミスにより出力信号と他のLSIもしくはランダムロ
ジック回路の出力信号とがぶつかり合ってしまう場合が
ある。そのような場合、回路が正常動作しないといった
不具合が多く発生する。
つまり、LSIを使用して製品を設計する場合にはその
ような不具合が発生する可能性があるが、当然、最初か
ら出力信号同士がぶつかっていると判ってはいないため
、さまざまな検査を行う必要があるという欠点がある。
ような不具合が発生する可能性があるが、当然、最初か
ら出力信号同士がぶつかっていると判ってはいないため
、さまざまな検査を行う必要があるという欠点がある。
また、出力信号同士のぶつがりによって生じた不具合が
、そのサイクルよりもかなり後にサイクルで装置の外部
に出力され、そこで初めて動作不良として認識される場
合もあり、その原因の究明に多大な工数が必要となると
いう欠点がある。
、そのサイクルよりもかなり後にサイクルで装置の外部
に出力され、そこで初めて動作不良として認識される場
合もあり、その原因の究明に多大な工数が必要となると
いう欠点がある。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、他の回路との接続の際の論理ミス等による
動作の不具合を検出することができる集積回路の提供を
1j的とする。
ものであり、他の回路との接続の際の論理ミス等による
動作の不具合を検出することができる集積回路の提供を
1j的とする。
発明の構成
本発明による集積回路は、他の回路の端子(、接続され
る出力端子と、この出力端子の前段に設けられた出力バ
ッファ回路とを含み、前記出力端子を介して前記出力バ
ッファ回路の出力信号を出力する集積回路であって、前
記出力バッファ回路への入力信号と前記出力端子に印加
される信号とを比較する比較回路を有し、その比較結果
を出力するようにしたことを特徴とする。
る出力端子と、この出力端子の前段に設けられた出力バ
ッファ回路とを含み、前記出力端子を介して前記出力バ
ッファ回路の出力信号を出力する集積回路であって、前
記出力バッファ回路への入力信号と前記出力端子に印加
される信号とを比較する比較回路を有し、その比較結果
を出力するようにしたことを特徴とする。
実施例
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明による集積回路の一実施例の構成を示す
ブロック図であり、出力端子の周辺部分が示されている
。なお、105,205,305は外部端子である。図
において、本発明の一実施例による集積回路1は、本来
の機能を合する回路(図示せず)の他に図に示されてい
るようなブロックA1及びBが出力専用の外部端子10
5をはじめとする全ての出力端子に対して設けられ、ブ
ロックA2及びCが双方向入出力用の外部端子205を
はじめとする全ての入出力端子に対して設けられるもの
である。なお、ブロックDは集積回路1に対して1つだ
け設ければ良い。
ブロック図であり、出力端子の周辺部分が示されている
。なお、105,205,305は外部端子である。図
において、本発明の一実施例による集積回路1は、本来
の機能を合する回路(図示せず)の他に図に示されてい
るようなブロックA1及びBが出力専用の外部端子10
5をはじめとする全ての出力端子に対して設けられ、ブ
ロックA2及びCが双方向入出力用の外部端子205を
はじめとする全ての入出力端子に対して設けられるもの
である。なお、ブロックDは集積回路1に対して1つだ
け設ければ良い。
ブロックA1及びA2は双方向型の出カバソファであり
、夫々バッファ回路10及び11、バッファ回路20及
び21を含んでいる。
、夫々バッファ回路10及び11、バッファ回路20及
び21を含んでいる。
また、両ブロックにおいて、aは出力制御信号、bは出
力用信号、Cは入力信号、dは外部端子上の信号である
。
力用信号、Cは入力信号、dは外部端子上の信号である
。
ブロックA1は、論理的に出力のみの信号に対して用い
られるものであり、その出力制御信号aは論理値「1」
にクランプされている。
られるものであり、その出力制御信号aは論理値「1」
にクランプされている。
一方、ブロックA2は論理的に双方向の信号に対して用
いられるものであり、信号200か出力制御信号aであ
る。つまり、このブロックA2は信号200によって制
御されることになる。
いられるものであり、信号200か出力制御信号aであ
る。つまり、このブロックA2は信号200によって制
御されることになる。
よって、信号200が論理値「1」のとき、このブロッ
クA2は出力状態となり、論理値rOJのとき、入力状
態となる。
クA2は出力状態となり、論理値rOJのとき、入力状
態となる。
ブロックBは、ブロックA1に対する人出力13号の比
較回路であり、排他的論理和回路12を含んで構成され
ている。排他的論理和回路12は、出力用信号[01と
入力信号102とを比較し、両者が一致している場合に
は論理値「0」の信号、不一致の場合には論理値「1」
の信号を夫々出力するものである。この排他的論理和回
路12の出力+03はブロックDに接続されている。
較回路であり、排他的論理和回路12を含んで構成され
ている。排他的論理和回路12は、出力用信号[01と
入力信号102とを比較し、両者が一致している場合に
は論理値「0」の信号、不一致の場合には論理値「1」
の信号を夫々出力するものである。この排他的論理和回
路12の出力+03はブロックDに接続されている。
ブロックCはブロックA2に対する人出力信号の比較回
路であり、排他的論理和回路22と論理積回路23を含
んで構成される。排他的論理和回路22には出力用信号
である信号201及び入力信号である信号202が人力
されている。排他的論理和回路22の動作はブロックB
における排他的論理和回路12のそれと同じであるが、
その出力203は論理積回路23に接続されている。つ
まり、ブロックA2への信号200が論理値「1」のと
き、すなわちブロックA2が出力状態であるときにのみ
、排他的論理和回路22からの出力信号が有効となる。
路であり、排他的論理和回路22と論理積回路23を含
んで構成される。排他的論理和回路22には出力用信号
である信号201及び入力信号である信号202が人力
されている。排他的論理和回路22の動作はブロックB
における排他的論理和回路12のそれと同じであるが、
その出力203は論理積回路23に接続されている。つ
まり、ブロックA2への信号200が論理値「1」のと
き、すなわちブロックA2が出力状態であるときにのみ
、排他的論理和回路22からの出力信号が有効となる。
なお、論理積回路23の出力204はブロックDに接続
されている。
されている。
ブロックDは集積回路内各部の比較結果をまとめて外部
に出力するためのブロックであり、論理和回路31と出
力バッファ回路30とから構成されている。つまり、集
積回路内のブロックB又はDをはしめとするいずれかの
比較回路の比較結果が不一致を示した場合には、外部端
子305に論PI!値「1」が出力されることとなる。
に出力するためのブロックであり、論理和回路31と出
力バッファ回路30とから構成されている。つまり、集
積回路内のブロックB又はDをはしめとするいずれかの
比較回路の比較結果が不一致を示した場合には、外部端
子305に論PI!値「1」が出力されることとなる。
これにより、集積回路の外部へ不一致が発生した旨を通
知できるのである。
知できるのである。
なお、外部端子305から出力される信号の使い方とし
ては、例えば、適当なタイミングでレジスタにラッチし
、CPUに割込み信号として通知する等が考えられる。
ては、例えば、適当なタイミングでレジスタにラッチし
、CPUに割込み信号として通知する等が考えられる。
これによって不具合の発生を迅速に通知できることとな
る。
る。
また、本実施例においては外部端子の種頴に応じて同一
のブロックを設ければ良いため、集積回路のマスクパタ
ーン設計の際の作業工数の増加を最小限度に抑えること
ができるのである。
のブロックを設ければ良いため、集積回路のマスクパタ
ーン設計の際の作業工数の増加を最小限度に抑えること
ができるのである。
発明の効果
以上説明したように本発明は、集積回路の出力端子をす
べて双方向型の出カバ・ソファ回路に置換え、出力すべ
き信号と実際に端子上に出力されている信号とを比較し
、その比較結果を専用の出力端子から送出することによ
り、出力信号同士のぶつかり合いを簡単にチエツクでき
るという効果がある。
べて双方向型の出カバ・ソファ回路に置換え、出力すべ
き信号と実際に端子上に出力されている信号とを比較し
、その比較結果を専用の出力端子から送出することによ
り、出力信号同士のぶつかり合いを簡単にチエツクでき
るという効果がある。
第1図は本発明の実施例による集積回路の溝底を示すブ
ロック図である。 主要部分の符号の説明
ロック図である。 主要部分の符号の説明
Claims (1)
- (1)他の回路の端子に接続される出力端子と、この出
力端子の前段に設けられた出力バッファ回路とを含み、
前記出力端子を介して前記出力バッファ回路の出力信号
を出力する集積回路であって、前記出力バッファ回路へ
の入力信号と前記出力端子に印加される信号とを比較す
る比較回路を有し、その比較結果を出力するようにした
ことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168016A JPH0331955A (ja) | 1989-06-29 | 1989-06-29 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168016A JPH0331955A (ja) | 1989-06-29 | 1989-06-29 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0331955A true JPH0331955A (ja) | 1991-02-12 |
Family
ID=15860245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1168016A Pending JPH0331955A (ja) | 1989-06-29 | 1989-06-29 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0331955A (ja) |
-
1989
- 1989-06-29 JP JP1168016A patent/JPH0331955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09512370A (ja) | 保護システムにおける信号処理方法及び装置 | |
| JPH0331955A (ja) | 集積回路 | |
| US4437094A (en) | System for controlling indicators for switches | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| US5311524A (en) | Fault tolerant three port communications module | |
| KR100538487B1 (ko) | 철도신호 제어장치의 다수결 투표기 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH0455774A (ja) | 同期型ff間のオーバディレイテスト方式 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| KR950014185B1 (ko) | 다수의 장애 소스(Source)를 갖는 시스템에서의 인터럽트 처리장치 | |
| US4969161A (en) | Apparatus for inputting and outputting data | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPS6225212B2 (ja) | ||
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH04113580A (ja) | 半導体集積回路装置 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JPS6312979A (ja) | 機能試験装置 | |
| JPH0325382A (ja) | 半導体集積回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH03229175A (ja) | 半導体集積回路 | |
| JPH04321140A (ja) | エラー発生部指摘方法および装置 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPH04112225A (ja) | 集積回路装置 | |
| JPH0535368A (ja) | リセツト回路 | |
| JPH0618630A (ja) | 半導体集積回路 |