JPH0535368A - リセツト回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサを含む回路やシステムの
リセットを行っても、障害箇所を知り、或いは解析する
ことを可能にしたリセット回路を得る。 【構成】 状態保持リセット信号１によりマイクロプロ
セッサ７及びこれと関係の深い回路のみをリセットする
第１のリセット回路系と、全系リセット信号２によりマ
イクロプロセッサを含む全ての回路又はシステムをリセ
ットする第２のリセット回路系とを備えており、第１の
リセット回路系では、リセットされたマイクロプロセッ
サによりリセットされない回路の障害状態を検出し得る
ように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は制御回路、電子計算機等
のマイクロプロセッサを使用する回路又はシステムに関
し、特にそのリセット回路に関する。

【０００２】

【従来の技術】一般に、マイクロプロセッサを使用した
回路やシステムには、障害が発生したときに回路又はシ
ステムを初期状態に戻すリセット回路が設けられる。こ
の従来のリセット回路では、マイクロプロセッサを含む
制御部を始めとし、入出力回路等の周辺回路の全てに対
してリセットをかけるように構成されている。

【０００３】

【発明が解決しようとする課題】上述した従来のリセッ
ト回路は、リセットをかけると回路又はシステムの全て
を障害状態から正常状態に復帰させてしまうため、リセ
ット後に障害を起こした場所や状態を知り、或いは解析
することができなくなるという問題がある。本発明の目
的は、リセットを行っても障害箇所を知り、或いは解析
することを可能にしたリセット回路を提供することにあ
る。

【０００４】

【課題を解決するための手段】本発明のリセット回路
は、状態保持リセット信号によりマイクロプロセッサ及
びこれと関係の深い回路のみをリセットする第１のリセ
ット回路系と、全系リセット信号によりマイクロプロセ
ッサを含む全ての回路又はシステムをリセットする第２
のリセット回路系とを備えており、第１のリセット回路
系では、リセットされたマイクロプロセッサによりリセ
ットされない回路の障害状態を検出し得るように構成す
る。

【０００５】

【作用】本発明によれば、第１のリセット回路系を用い
ることで、リセットされたマイクロプロセッサによりリ
セットされない回路の障害状態を検出し、障害状態の確
認及び解析が可能となる。

【０００６】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図である。制御部は
マイクロプロセッサ７と、これにアドレス，データの各
バス１０を介して接続されるポート６、ＲＡＭ８、ＲＯ
Ｍ９を有している。前記マイクロプロセッサ７にはオア
ゲート３を通して状態保持リセット信号１と全系リセッ
ト信号２が夫々入力される。又、ポート６にはフリップ
フロップ４，５が夫々接続され、これらのフリップフロ
ップ４，５には夫々前記信号１，２が入力される。更
に、前記制御部外では、前記バス１０を介して複数個の
Ｉ／Ｏ回路１１が接続される。これらＩ／Ｏ回路１１は
夫々バッファ１２が設けられ、かつ前記信号のうち、全
系リセット信号２が入力される。

【０００７】この構成によれば、状態保持リセット信号
１、及び全系リセット信号２のいずれが入力されても、
マイクロプロセッサ７はリセットされる。システム全体
に及ぶ障害が発生したときには、先ず状態保持リセット
信号１を使用して制御部だけを初期化し、これと同時に
フリップフロップ４をセットする。状態保持リセット信
号１により、マイクロプロセッサ７は使用可能状態にさ
れるため、このマイクロプロセッサ７を使用し、ＲＯＭ
９に記憶されているプログラムによりポート６を読み出
して、フリップフロップ４及びフリップフロップ５の状
態を確認し、状態保持リセットが行われたことを知る。
その後、ＲＡＭ８をクリアする。次に、マイクロプロセ
ッサ７は、各Ｉ／Ｏ１１の障害状態を知るために、バス
１０を通して夫々のバッファ１２の障害状態を読み出
し、障害状態を記憶するＲＡＭ８のエリアへ転送しマイ
クロプロセッサ７の処理は終了する。

【０００８】次に、全系リセット信号２をシステム全体
にかけ、全体の初期化を行う。制御部では、全系リセッ
ト信号２が入力されると、マイクロプロセッサ７がリセ
ットされ、それとともにフリップフロップ５に全系リセ
ット信号２がラッチされる。初期化されたマイクロプロ
セッサ７により、ポート６を読み出してフリップフロッ
プ４及びフリップフロップ５の状態を確認し、全系リセ
ットが行われたことを知る。マイクロプロセッサ７は、
制御部及びシステム全体の初期化を行う。この時、各Ｉ
／Ｏ１１の障害状態を記憶しているＲＡＭ８のエリアは
クリアしない。

【０００９】図２は、図１のリセット回路の動作を示す
フローチャートである。マイクロプロセッサとしては、
リセットされるとすぐに、状態保持リセットなのか、全
系リセットなのかを判断する。状態保持リセットが入力
されたならば、マイクロプロセッサはＲＡＭをクリア
し、各Ｉ／Ｏの障害状態をＲＡＭへ書き込む。全系リセ
ットの場合は、障害状態を記憶したＲＡＭのエリア以外
をクリアし、各ハードの初期処理を行う。その後、シス
テムのプログラムへ戻る。

【００１０】

【発明の効果】以上説明したように本発明は、マイクロ
プロセッサを使用している回路やシステムに障害が発生
した場合に、第１のリセット回路系によりマイクロプロ
セッサとこれに関係の深い回路だけをリセットし、使用
可能とされたマイクロプロセッサを用いて障害箇所を確
認することができる。又、この障害をメモリに記憶し、
第２のリセット回路系で障害を記憶したメモリエリア以
外の回路をリセットする事により、正常化された回路や
システムにより障害発生の状態を知ることができるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明のリセット回路の回路構成図である。

【図２】本発明にかかるリセット動作を示すフローチャ
ートである。

【符号の説明】

１ 状態保持リセット信号 ２ 全系リセット信号 ４，５ フリップフロップ ６ ポート ７ マイクロプロセッサ ８ ＲＡＭ ９ ＲＯＭ １０ バス １１ Ｉ／Ｏ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 マイクロプロセッサを含む回路又はシス
   テムをリセットするためのリセット回路において、状態
   保持リセット信号によりマイクロプロセッサ及びこれと
   関係の深い回路のみをリセットする第１のリセット回路
   系と、全系リセット信号によりマイクロプロセッサを含
   む全ての回路又はシステムをリセットする第２のリセッ
   ト回路系とを備え、第１のリセット回路系では、リセッ
   トされたマイクロプロセッサによりリセットされない回
   路の障害状態を検出し得るように構成したことを特徴と
   するリセット回路。