JPH0332080A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JPH0332080A JPH0332080A JP1165344A JP16534489A JPH0332080A JP H0332080 A JPH0332080 A JP H0332080A JP 1165344 A JP1165344 A JP 1165344A JP 16534489 A JP16534489 A JP 16534489A JP H0332080 A JPH0332080 A JP H0332080A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- layer
- top surface
- buried layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
リッジ導波路型半導体発光素子において、埋込層の材料
を高抵抗の半導体材料（たとえばα−８１）とすること
により、放熱特性を向上させ、長寿命化を図ることがで
きる。
を高抵抗の半導体材料（たとえばα−８１）とすること
により、放熱特性を向上させ、長寿命化を図ることがで
きる。
また、埋込層をリッジ上面よりも高くしてリッジ上面が
窪みに位置するようにし、リッジ上面からその周囲の埋
込層上面全体に電極を形成した。
窪みに位置するようにし、リッジ上面からその周囲の埋
込層上面全体に電極を形成した。
埋込層の高さを高くすることにより、ジャンクション・
ダウン実装における導電性接着剤による電気的ショート
を防止する。
ダウン実装における導電性接着剤による電気的ショート
を防止する。
発明の背景
技術分野
この発明は半導体発光素子およびその製造方法に関する
。
。
従来技術とその問題点
電流狭窄型の半導体発光素子としてＣ３Ｐ（Ｃｈａｎｎ
ｅｌｅｄ ５ｕｂｓｔｒａｔｅ Ｐｌａｎａｒ）レーザ
、ＴＪＳ（Ｔｒａｎｓｖｅｒｓｅ Ｊｕｎｃｔｌｏｎ
５ｔｒｉｐｅ） レーザ、ＰＢＲ（Ｐｏｌｙｌ＋ｇｌ
ｄｅ Ｂｕｒｌｅｄ Ｒｌｄｇｅ）レーザ等がある。こ
のようなレーザは、いかに簡単でかつ確実なプロセスで
製造できるかによってコストと素子性能が決定される。
ｅｌｅｄ ５ｕｂｓｔｒａｔｅ Ｐｌａｎａｒ）レーザ
、ＴＪＳ（Ｔｒａｎｓｖｅｒｓｅ Ｊｕｎｃｔｌｏｎ
５ｔｒｉｐｅ） レーザ、ＰＢＲ（Ｐｏｌｙｌ＋ｇｌ
ｄｅ Ｂｕｒｌｅｄ Ｒｌｄｇｅ）レーザ等がある。こ
のようなレーザは、いかに簡単でかつ確実なプロセスで
製造できるかによってコストと素子性能が決定される。
Ｃ８Ｐレーザの構造の一例が第３図に示されている。こ
のＣ５Ｐレーザは次の製造プロセスにより作製される。
のＣ５Ｐレーザは次の製造プロセスにより作製される。
ｎ −ＧａＡｓ基板２１に幅５μｍ程度のストライブ状
の溝２６を形成しておき、その上に全面が平坦になるよ
うにｎ−”０．３３Ｇａ０．８７ＡＳ層２２を成長せさ
る。次に”０．０５Ｇａ０．９５＾Ｓ活性層２３．ｐ−
ＡＩｏ、ａ３ＧａｃｅｙＡＳ層２４およびｎ −ＧａＡ
ｓ層２５を順次成長させる。その後、ストライプ状溝２
６に対応する位置にＺｎ拡散を行ない（Ｚｎ拡散領域を
符号２７で示す）、電流狭窄領域をつくる。最後に、上
下にｐ−電極２８およびｎ−電極２９を設ける。
の溝２６を形成しておき、その上に全面が平坦になるよ
うにｎ−”０．３３Ｇａ０．８７ＡＳ層２２を成長せさ
る。次に”０．０５Ｇａ０．９５＾Ｓ活性層２３．ｐ−
ＡＩｏ、ａ３ＧａｃｅｙＡＳ層２４およびｎ −ＧａＡ
ｓ層２５を順次成長させる。その後、ストライプ状溝２
６に対応する位置にＺｎ拡散を行ない（Ｚｎ拡散領域を
符号２７で示す）、電流狭窄領域をつくる。最後に、上
下にｐ−電極２８およびｎ−電極２９を設ける。
ｃｓｐレーザはＬＰ法（Ｌｉｐｕｉｄ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ）またはＭ ＯＣＶ Ｄ法（Ｍｅｔａｌ−
Ｏｒｇａｎｌｃ ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐ
ｏｓｊｔｉｏｎ ）により製造される。
ｐｉｔａｘｙ）またはＭ ＯＣＶ Ｄ法（Ｍｅｔａｌ−
Ｏｒｇａｎｌｃ ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐ
ｏｓｊｔｉｏｎ ）により製造される。
このＣ８Ｐレーザおよびその製造方法は次の欠点をもつ
。
。
１）ＬＰ法等では良質の結晶成長を得るために結晶成長
前に基板全面を軽くエツチング（ライト・エツチング）
する。しかしながらＣ８Ｐレーザでは結晶成長前に基板
に幅５μｍ程度の微細な溝加工を行なうために、もしラ
イト・エツチングしたとすると溝の角部がなまってしま
うという問題があるので、ライト・エツチング工程を省
略している。そのために基板表面を滑らかにしないまま
結晶成長させるので良質の結晶が得にくい。
前に基板全面を軽くエツチング（ライト・エツチング）
する。しかしながらＣ８Ｐレーザでは結晶成長前に基板
に幅５μｍ程度の微細な溝加工を行なうために、もしラ
イト・エツチングしたとすると溝の角部がなまってしま
うという問題があるので、ライト・エツチング工程を省
略している。そのために基板表面を滑らかにしないまま
結晶成長させるので良質の結晶が得にくい。
２）溝を有する基板への結晶成長には上述のようにＬＰ
法またはＭＯＣＶＤ法しか用いることができない。しか
しながら、これらの方法によって溝をもつ基板表面に結
晶を成長させようとすると、成長速度の面方位依存性の
ために制御しに＜＜、バック◆エツチングが生じたりし
て満自体の形状を変化させてしまう。
法またはＭＯＣＶＤ法しか用いることができない。しか
しながら、これらの方法によって溝をもつ基板表面に結
晶を成長させようとすると、成長速度の面方位依存性の
ために制御しに＜＜、バック◆エツチングが生じたりし
て満自体の形状を変化させてしまう。
３）Ｚｎ拡散工程においては、マスクを溝の位置と正確
に合わせることが必要なためプロセスが複雑になる。
に合わせることが必要なためプロセスが複雑になる。
４）Ｚｎ拡散工程自体、正確な温度コントロールと長い
時間を要する。
時間を要する。
以上の点から低廉化と性能の安定性について問題がある
。
。
ＴＪＳレーザの構造の一例が第４図に示されている。こ
のＴＪＳレーザの作製プロセスは次の通りである。
のＴＪＳレーザの作製プロセスは次の通りである。
ｎ−ＧａＡｓ基板上３１にｎ−Ａｌ、４Ｇａ、６Ａｓ層
３２゜ｎ −ＡＩ Ｇａ Ａｓ活性層３３．
ｎ−Ａｌ、４Ｇａ、８Ａｓ ｔ−ｙ 層３４． ｐ−ＡＩ、４Ｇａ、ＢＡｓ層３５．モして
ｎ −ＧａＡｓ層３６を順次成長させる。その後、ｐ−
Ｚｎ拡散を所定の領域３７に行ない、最後にｐ−電極３
９およびｎ−電極４０を設ける。ｐ−Ｚｎ拡散領域３７
から注入された電流は、矢印で示すように、活性層３３
を横方向に流れ、ここが一種の電流狭窄領域となるとと
もにレーザ発振が生じる発振領域３８となる。
３２゜ｎ −ＡＩ Ｇａ Ａｓ活性層３３．
ｎ−Ａｌ、４Ｇａ、８Ａｓ ｔ−ｙ 層３４． ｐ−ＡＩ、４Ｇａ、ＢＡｓ層３５．モして
ｎ −ＧａＡｓ層３６を順次成長させる。その後、ｐ−
Ｚｎ拡散を所定の領域３７に行ない、最後にｐ−電極３
９およびｎ−電極４０を設ける。ｐ−Ｚｎ拡散領域３７
から注入された電流は、矢印で示すように、活性層３３
を横方向に流れ、ここが一種の電流狭窄領域となるとと
もにレーザ発振が生じる発振領域３８となる。
ＴＪＳレーザは平坦な基板上に結晶を成長させる構造で
あるために結晶成長自体は容易であるが１作製プロセス
に以下のような欠点を有する。
あるために結晶成長自体は容易であるが１作製プロセス
に以下のような欠点を有する。
５）Ｚｎ拡散工程に正確な温度コントロールと長い時間
を要する。
を要する。
６）Ｚｎ拡散において、横方向へのＺｎの拡散も起こる
ため１発振領域の位置制御性に欠ける。
ため１発振領域の位置制御性に欠ける。
以上の点から低廉化と性能の安定性に問題がある。
ＰＢＲレーザは出願人が提案したもので（たとえば特開
昭８３−１２２１８７号公報）、第５図に示すように、
ｎ−ＧａＡｓ基板４１上にｎ −Ａｌ ｘ Ｇ ａ １
□＾Ｓクラッド層４２． ＧａＡｓ活性層４３．
ｐ−ＡｌｘＧａ１−ｘＡｓクラッド層４４．およびｐ−
ＧａＡｓキャップ層４５を１回のプロセスで成長させ、
キャップ層４５上に幅５μｍ前後のストライブ状エツチ
ング・マスク４７を、たとえばフォトレジストにより形
成する（第５図（ａ））。次に第５図（ｂ）において、
クラッド層４４およびキャップ層４５のマスク４７で覆
われていない部分をクラッド層４４の途中までエツチン
グ（化学エツチングまたはドライエツチング）すること
によりリッジ部を形成する。さらに第５図（Ｃ）におい
て、エツチング・マスク４７を除去した後、半導体ウェ
ハ全面に、上面が平坦になる程厚く耐熱性ポリイミド樹
脂４８を塗布し硬化させる。
昭８３−１２２１８７号公報）、第５図に示すように、
ｎ−ＧａＡｓ基板４１上にｎ −Ａｌ ｘ Ｇ ａ １
□＾Ｓクラッド層４２． ＧａＡｓ活性層４３．
ｐ−ＡｌｘＧａ１−ｘＡｓクラッド層４４．およびｐ−
ＧａＡｓキャップ層４５を１回のプロセスで成長させ、
キャップ層４５上に幅５μｍ前後のストライブ状エツチ
ング・マスク４７を、たとえばフォトレジストにより形
成する（第５図（ａ））。次に第５図（ｂ）において、
クラッド層４４およびキャップ層４５のマスク４７で覆
われていない部分をクラッド層４４の途中までエツチン
グ（化学エツチングまたはドライエツチング）すること
によりリッジ部を形成する。さらに第５図（Ｃ）におい
て、エツチング・マスク４７を除去した後、半導体ウェ
ハ全面に、上面が平坦になる程厚く耐熱性ポリイミド樹
脂４８を塗布し硬化させる。
この後、第５図（ｄ）において、樹脂４８を、リッジ部
の頂上に達するまで酸素プラズマによるアッシングによ
り除去する。最後に、第５図（ｅ）に示すように上部お
よび下部にそれぞれｐ側電極４９゜ｎ側電極５０を蒸着
する。
の頂上に達するまで酸素プラズマによるアッシングによ
り除去する。最後に、第５図（ｅ）に示すように上部お
よび下部にそれぞれｐ側電極４９゜ｎ側電極５０を蒸着
する。
キャップ層４５と樹脂４８の上面は面一となり平坦であ
り、これらの上面全面にわたって電極が形成されている
。リッジ部の両側の低地部がポリイミド樹脂４８で埋め
られている形となっている。
り、これらの上面全面にわたって電極が形成されている
。リッジ部の両側の低地部がポリイミド樹脂４８で埋め
られている形となっている。
このようにして得られたＰＢＲ半導体レーザに電極４９
から電極５０に向って電流を流すと、リッジ両側の低地
部には樹脂４８があるために電流が流れず、リッジ部の
みに電流が集中する。その結果リッジ下部の活性層４３
部分のみが発光部となり横モード制御されたレーザ発振
する。
から電極５０に向って電流を流すと、リッジ両側の低地
部には樹脂４８があるために電流が流れず、リッジ部の
みに電流が集中する。その結果リッジ下部の活性層４３
部分のみが発光部となり横モード制御されたレーザ発振
する。
このＰＢＲレーザは成長、エツチング・プロセスが共に
１回で済むため低廉化が可能である。
１回で済むため低廉化が可能である。
また、平坦な基板への結晶成長であり、しかも制御性に
優れたエツチング・プロセスを採用しているため素子性
能の安定性が高いという特徴を有する。
優れたエツチング・プロセスを採用しているため素子性
能の安定性が高いという特徴を有する。
さらに、リッジが形成された上面が平坦であるために、
いわゆるジャンクション・ダウンのマウント（上下をひ
つくりかえして基板を上にした実装法で放熱特性がよい
）が可能であり高出力化が期待できる。
いわゆるジャンクション・ダウンのマウント（上下をひ
つくりかえして基板を上にした実装法で放熱特性がよい
）が可能であり高出力化が期待できる。
しかしながら、リッジ部の埋込みに用いているポリイミ
ド樹脂は電気的絶縁性と熱膨脹の点においては優れた特
性を有するものの、熱電導性が悪いため発振領域で発生
する熱を効率よく外部に放出することができない。上述
のジャンクション・ダウン法を用いたとしても放熱の効
率が上がらず素子寿命を改善できない。また、リッジ部
の高さは２μｍ程度であるので、ジャンクション・ダウ
ン実装においてＩｎ、 Ｓｎ等を含む導電性接着剤を用
いるとショートする危険性がある。
ド樹脂は電気的絶縁性と熱膨脹の点においては優れた特
性を有するものの、熱電導性が悪いため発振領域で発生
する熱を効率よく外部に放出することができない。上述
のジャンクション・ダウン法を用いたとしても放熱の効
率が上がらず素子寿命を改善できない。また、リッジ部
の高さは２μｍ程度であるので、ジャンクション・ダウ
ン実装においてＩｎ、 Ｓｎ等を含む導電性接着剤を用
いるとショートする危険性がある。
発明の概要
この発明はＰＢＲレーザの低廉化の可能性と特性の安定
性（高い歩留り）を維持しつつ放熱特性を向上させて素
子寿命を改善することを目的とする。
性（高い歩留り）を維持しつつ放熱特性を向上させて素
子寿命を改善することを目的とする。
この発明は、リッジ型半導体発光素子において、リッジ
部の両側の低地部にリッジ上面よりも高く高抵抗の半導
体材料による埋込層が設けられ、リッジ上面が窪みとな
り、リッジ上面から上記埋込層上面に連続する電極が形
成されていることを特徴とする。
部の両側の低地部にリッジ上面よりも高く高抵抗の半導
体材料による埋込層が設けられ、リッジ上面が窪みとな
り、リッジ上面から上記埋込層上面に連続する電極が形
成されていることを特徴とする。
この発明による半導体発光素子の製造方法は。
半導体ウェハにリッジ部を形成し、リッジ部を埋込むよ
うにその周囲および上方に、高抵抗の半導体材料による
多結晶またはアモルファス埋込層を形成し、その後埋込
層のリッジ上方箇所をリッジ上面が露出するまでエツチ
ングにより除去し、露出したリッジ上面およびその周囲
の埋込層上面全体にわたる電極を形成することを特徴と
する。
うにその周囲および上方に、高抵抗の半導体材料による
多結晶またはアモルファス埋込層を形成し、その後埋込
層のリッジ上方箇所をリッジ上面が露出するまでエツチ
ングにより除去し、露出したリッジ上面およびその周囲
の埋込層上面全体にわたる電極を形成することを特徴と
する。
埋込層に使用される高抵抗の半導体材料は、半導体ウェ
ハよりも電気伝導度が悪く、熱伝導度および熱膨脹係数
が半導体ウェハ材料と同程度（好ましくは差が２桁以内
）のものであり、たとえばアモルファス◆シリコン（α
−８１） 、 ジンク◆サルファ（ＺｎＳ）、ガリウ
ム・アンチモン（Ｇａ５ｂ）等がある。とくに半導体ウ
ェハがＧａＡｓ系の場合には格子定数等の物理的特性力
！よく似ているα−８１を用いることが好ましく、α−
８１は熱伝導度が高く使用するのに好適である。
ハよりも電気伝導度が悪く、熱伝導度および熱膨脹係数
が半導体ウェハ材料と同程度（好ましくは差が２桁以内
）のものであり、たとえばアモルファス◆シリコン（α
−８１） 、 ジンク◆サルファ（ＺｎＳ）、ガリウ
ム・アンチモン（Ｇａ５ｂ）等がある。とくに半導体ウ
ェハがＧａＡｓ系の場合には格子定数等の物理的特性力
！よく似ているα−８１を用いることが好ましく、α−
８１は熱伝導度が高く使用するのに好適である。
多結晶またはアモルファス埋込層の形成には蒸着法やス
パッタ法等がある。
パッタ法等がある。
この発明によると上述のＰＢＲレーザと同じように低置
でしかも性能の安定性が優れた発光素子が得られる。埋
込み材として、α−８１のような高抵抗半導体材料を用
いているので放熱特性が改善される。そして放熱特性向
上によりジャンクション・ダウン実装を有効に活用でき
、素子の長寿命化が期待できる。
でしかも性能の安定性が優れた発光素子が得られる。埋
込み材として、α−８１のような高抵抗半導体材料を用
いているので放熱特性が改善される。そして放熱特性向
上によりジャンクション・ダウン実装を有効に活用でき
、素子の長寿命化が期待できる。
また、ジャンクション・ダウン実装において。
Ｉｎを含む導電性接着剤を用いても、 ８１はＩｎとな
じみが悪＜Ｉｎを付着させないので、接着剤による電気
的ショートの危険性を少なくすることができる。とくに
この発明によると、リッジ部の周囲の埋込層をリッジ部
よりも高く形成しているので。
じみが悪＜Ｉｎを付着させないので、接着剤による電気
的ショートの危険性を少なくすることができる。とくに
この発明によると、リッジ部の周囲の埋込層をリッジ部
よりも高く形成しているので。
素子上面（ジャンクション・ダウン実装においてプリン
ト基板に接着される下面）と素子の活性層付近との間の
距離を大きくとることができ、接着剤によるショートの
危険性を一層小さくすることができる。
ト基板に接着される下面）と素子の活性層付近との間の
距離を大きくとることができ、接着剤によるショートの
危険性を一層小さくすることができる。
実施例の説明
第１図はこの発明の実施例におけるリッジ導波路型半導
体レーザを示す斜視図であり、第２図にその製造工程が
示されている。第１図に示す半導体レーザの構造は、そ
の製造工程を説明することによって明らかとなるので、
第２図を参照してこの半導体レーザの製造方法について
説明する。
体レーザを示す斜視図であり、第２図にその製造工程が
示されている。第１図に示す半導体レーザの構造は、そ
の製造工程を説明することによって明らかとなるので、
第２図を参照してこの半導体レーザの製造方法について
説明する。
第２図（ａ）に示すように、ｎ−ＧａＡｓ基板１上に、
ｎ−ＧａＡｓ層２ 、 ｎ −ＡｌＧａＡｓ層３．Ｇ
ＲＩＮ（Ｇｒａｄｅｄ−Ｉｎｄｅｘ）−ＡｌＧａＡｓ層
４．超格子による量子井戸活性層５． ＯＲＩ Ｎ−Ａ
ｌＧａＡｓ層６゜ｐ −ＡｌＧａＡｓ層７およびｐ−Ｇ
ａＡｓ層８を１回の結晶成長プロセスにより成長させ、
この半導体ウェハ上に幅〜３μｍ程度のストライプ状エ
ツチング・マスクｌＯをフォトリソグラフィ工程により
形成する。このマスクｌＯはたとえばＧｒＡｕによるオ
ーミック電極と兼用させることが好ましい。
ｎ−ＧａＡｓ層２ 、 ｎ −ＡｌＧａＡｓ層３．Ｇ
ＲＩＮ（Ｇｒａｄｅｄ−Ｉｎｄｅｘ）−ＡｌＧａＡｓ層
４．超格子による量子井戸活性層５． ＯＲＩ Ｎ−Ａ
ｌＧａＡｓ層６゜ｐ −ＡｌＧａＡｓ層７およびｐ−Ｇ
ａＡｓ層８を１回の結晶成長プロセスにより成長させ、
この半導体ウェハ上に幅〜３μｍ程度のストライプ状エ
ツチング・マスクｌＯをフォトリソグラフィ工程により
形成する。このマスクｌＯはたとえばＧｒＡｕによるオ
ーミック電極と兼用させることが好ましい。
次に第２図（ｂ）に示すように、たとえばＢ Ｃ＋３ガ
スを用いたＲＩＥ （リアクティブ・イオン・エツチン
グ）法によりｐ −ＧａＡｓ層８およびｐ−ＡｌＧａＡ
ｓ層７のマスク１０により覆われていない部分をｐ −
ＡｌＧａＡｓ層７の途中まで除去し、リッジ部を形成す
る。エツチングは化学的エツチングのみならずドライ・
エツチングでもよい。またリッジ部の幅、高さは求める
導波モードにより決定すればよい。
スを用いたＲＩＥ （リアクティブ・イオン・エツチン
グ）法によりｐ −ＧａＡｓ層８およびｐ−ＡｌＧａＡ
ｓ層７のマスク１０により覆われていない部分をｐ −
ＡｌＧａＡｓ層７の途中まで除去し、リッジ部を形成す
る。エツチングは化学的エツチングのみならずドライ・
エツチングでもよい。またリッジ部の幅、高さは求める
導波モードにより決定すればよい。
さらに第２図（Ｃ）に示すように、半導体ウェハ全面に
上面がほぼ平坦になるまで、たとえばα−８１による埋
込層９を真空蒸着法により形成し、リッジ部をその周囲
および上方から埋込む。
上面がほぼ平坦になるまで、たとえばα−８１による埋
込層９を真空蒸着法により形成し、リッジ部をその周囲
および上方から埋込む。
また、リッジ部の上方に相当する一部分を残して、α−
８１による埋込層９の上面にＴｉＡｕ電極材料によるマ
スク１３をフォトリソグラフィ技術により作製する。こ
のマスク１３のウィンドウの形状、大きさは任意であり
、ウィンドウがリッジ部の上方に位置していればよい。
８１による埋込層９の上面にＴｉＡｕ電極材料によるマ
スク１３をフォトリソグラフィ技術により作製する。こ
のマスク１３のウィンドウの形状、大きさは任意であり
、ウィンドウがリッジ部の上方に位置していればよい。
続いて第２図（ｄ）に示すように、ＣＦ４ガスを用いた
ＲＩＥ法により、α−８ｉ埋込層９のマスク１３で覆わ
れていないウィンドウの部分をマスク電極１０が露出す
るまで除去する。これにより、埋込層９の上面にリッジ
上面に達するコンタクト・ホールが形成されたことにな
る。
ＲＩＥ法により、α−８ｉ埋込層９のマスク１３で覆わ
れていないウィンドウの部分をマスク電極１０が露出す
るまで除去する。これにより、埋込層９の上面にリッジ
上面に達するコンタクト・ホールが形成されたことにな
る。
最後に、第２図（ｅ）に示すように埋込層９の上面から
リッジ上面に連続するｐ側電極（ＣｒＡｕ） １１を形
成するとともに、下面にｎ側電極（ＡｕＧｅＮ１）１２
を蒸着して工程を終える。
リッジ上面に連続するｐ側電極（ＣｒＡｕ） １１を形
成するとともに、下面にｎ側電極（ＡｕＧｅＮ１）１２
を蒸着して工程を終える。
リッジ部の両側の低地部がリッジ部上面よりも高い位置
までα−３１で埋められている形となっている。
までα−３１で埋められている形となっている。
最後に行なわれる個別素子化１組立は一般的な方法を用
いればよい。
いればよい。
このようにして得られた半導体レーザ素子に電極１１か
ら１２に向って電流を流すと２ リッジ両側の低地部に
は埋込層９があるために電流が流れず。
ら１２に向って電流を流すと２ リッジ両側の低地部に
は埋込層９があるために電流が流れず。
リッジ部のみに電流が集中する。その結果リッジ下部の
活性ＷＩ５部分のみが発光部となり横モード制御された
レーザ発振する。
活性ＷＩ５部分のみが発光部となり横モード制御された
レーザ発振する。
α−３１は電気抵抗が大きく絶縁性が良好であるばかり
でなく、熱膨脹係数および熱伝導度が素子材料のＧａＡ
ｓとほぼ同程度であるのでレーザ素子に歪応力を与える
ことなく熱放散特性の改善が可能である。したがって長
寿命化が期待できる。
でなく、熱膨脹係数および熱伝導度が素子材料のＧａＡ
ｓとほぼ同程度であるのでレーザ素子に歪応力を与える
ことなく熱放散特性の改善が可能である。したがって長
寿命化が期待できる。
また、埋込層９をリッジ部よりも充分に高くすることが
でき、上面のｐ−電極１１から活性層５までの距離を大
きくとることができるので、ジャンクション・ダウン実
装においてｐ−電極１１をプリント基板に接着する導電
性接着剤が多少外方にはみ出しても、ｐ−電極１１と活
性層５との間の接着剤による電気的ショートを未然に防
止できる。
でき、上面のｐ−電極１１から活性層５までの距離を大
きくとることができるので、ジャンクション・ダウン実
装においてｐ−電極１１をプリント基板に接着する導電
性接着剤が多少外方にはみ出しても、ｐ−電極１１と活
性層５との間の接着剤による電気的ショートを未然に防
止できる。
上記実施例において＋ ｐ＋Ｈの導電型をすべて反転
させてもよいのはいうまでもない。また活性層は通常の
２重異種接合構造でも、量子井戸構造であってもかまわ
ない。さらに分布帰還型であってもよい。半導体ウェハ
はＧａＡｓ系に限られないのはいうまでもない。さらに
この発明は半導体装置ザのみならず発光ダイオードにも
適用可能である。
させてもよいのはいうまでもない。また活性層は通常の
２重異種接合構造でも、量子井戸構造であってもかまわ
ない。さらに分布帰還型であってもよい。半導体ウェハ
はＧａＡｓ系に限られないのはいうまでもない。さらに
この発明は半導体装置ザのみならず発光ダイオードにも
適用可能である。
第１図はこの発明の実施例を示すもので、リッジ型半導
体レーザの斜視図、第２図（ａ）〜（ｅ）はこの半導体
レーザの製造工程を示すものである。 第３図から第５図は従来例を示すもので、第３図はＣ８
Ｐレーザの構成を示す断面図、第４図はＴＪＳレーザの
構成を示す断面図、第５図（ａ）〜（ｅ）はＰＢＲレー
ザの製造工程を示すものである。 ９・・・α−Ｓ１埋込層。 １０・・・ ＣｒＡｕオーミック電極兼エツチング・マスク。 １１・ｐ−電極（ＴＩＰｔＡｕ） 。 １３・・・ＴｌＡｕ電極兼エツチング・マスク。 以 上
体レーザの斜視図、第２図（ａ）〜（ｅ）はこの半導体
レーザの製造工程を示すものである。 第３図から第５図は従来例を示すもので、第３図はＣ８
Ｐレーザの構成を示す断面図、第４図はＴＪＳレーザの
構成を示す断面図、第５図（ａ）〜（ｅ）はＰＢＲレー
ザの製造工程を示すものである。 ９・・・α−Ｓ１埋込層。 １０・・・ ＣｒＡｕオーミック電極兼エツチング・マスク。 １１・ｐ−電極（ＴＩＰｔＡｕ） 。 １３・・・ＴｌＡｕ電極兼エツチング・マスク。 以 上
Claims (2)
- （１）リッジ型半導体発光素子において、リッジ部の両
側の低地部にリッジ上面よりも高く高抵抗の半導体材料
による埋込層が設けられ、リッジ上面が窪みとなり、リ
ッジ上面から上記埋込層上面に連続する電極が形成され
ている半導体発光素子。 - （２）半導体ウェハにリッジ部を形成し、リッジ部を埋
込むようにその周囲および上方に、高抵抗の半導体材料
による多結晶またはアモルファス埋込層を形成し、その
後埋込層のリッジ上方の箇所をリッジ上面が露出するま
でエッチングにより除去し、露出したリッジ上面および
その周囲の埋込層上面全体にわたる電極を形成する半導
体発光素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165344A JPH0332080A (ja) | 1989-06-29 | 1989-06-29 | 半導体発光素子およびその製造方法 |
| US07/539,698 US5084893A (en) | 1989-06-29 | 1990-06-18 | Semiconductor light-emitting device |
| US07/827,782 US5182228A (en) | 1989-06-29 | 1992-01-28 | Method of manufacturing a semiconductor light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165344A JPH0332080A (ja) | 1989-06-29 | 1989-06-29 | 半導体発光素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332080A true JPH0332080A (ja) | 1991-02-12 |
Family
ID=15810562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165344A Pending JPH0332080A (ja) | 1989-06-29 | 1989-06-29 | 半導体発光素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5084893A (ja) |
| JP (1) | JPH0332080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047337A (ja) * | 2005-08-09 | 2007-02-22 | Hitachi Ltd | 投射型映像表示装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145792A (en) * | 1988-05-23 | 1992-09-08 | Optical Measurement Technology Development Co., Ltd. | Method of fabricating a semiconductor optical device |
| US5317584A (en) * | 1990-09-12 | 1994-05-31 | Seiko Epson Corporation | Surface emission type semiconductor laser |
| US5436922A (en) * | 1990-09-12 | 1995-07-25 | Seiko Epson Corporation | Surface emission type semiconductor laser |
| US5356832A (en) * | 1990-09-12 | 1994-10-18 | Seiko Epson Corporation | Method of making surface emission type semiconductor laser |
| US5537666A (en) * | 1990-09-12 | 1996-07-16 | Seiko Epson Coropration | Surface emission type semiconductor laser |
| US5404369A (en) * | 1990-09-12 | 1995-04-04 | Seiko Epson Corporation | Surface emission type semiconductor laser |
| KR100230444B1 (ko) * | 1992-05-28 | 1999-11-15 | 윤종용 | 반도체 레이저장치 및 이의 제조방법 |
| US5307357A (en) * | 1992-11-05 | 1994-04-26 | International Business Machines Corporation | Protection means for ridge waveguide laser structures using thick organic films |
| US5305340A (en) * | 1992-12-16 | 1994-04-19 | International Business Machines Corporation | Waveguide ridge laser device with improved mounting and ridge protection |
| US5608234A (en) * | 1994-11-14 | 1997-03-04 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
| EP0712169A1 (en) * | 1994-11-14 | 1996-05-15 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
| US6365968B1 (en) | 1998-08-07 | 2002-04-02 | Corning Lasertron, Inc. | Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device |
| JP2006012899A (ja) * | 2004-06-22 | 2006-01-12 | Sharp Corp | 半導体レーザ素子および半導体レーザ素子の製造方法 |
| US7586247B2 (en) * | 2005-04-18 | 2009-09-08 | Jiahn-Chang Wu | Ballast for light emitting device |
| JP2007201390A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
| JP6209843B2 (ja) * | 2013-03-29 | 2017-10-11 | 住友電気工業株式会社 | 半導体変調器を作製する方法、半導体変調器 |
| JP6236947B2 (ja) * | 2013-07-16 | 2017-11-29 | 住友電気工業株式会社 | 半導体光素子を製造する方法、および半導体光素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122187A (ja) * | 1986-11-11 | 1988-05-26 | Omron Tateisi Electronics Co | 半導体レ−ザ |
| JPS63164484A (ja) * | 1986-12-26 | 1988-07-07 | Sharp Corp | 半導体レ−ザ素子 |
| JPS63220588A (ja) * | 1987-03-10 | 1988-09-13 | Omron Tateisi Electronics Co | 半導体レ−ザ |
| JPS646085A (en) * | 1987-06-30 | 1989-01-10 | Mitsui Toatsu Chemicals | Luminescent compound and ink composition and resin composition containing same |
-
1989
- 1989-06-29 JP JP1165344A patent/JPH0332080A/ja active Pending
-
1990
- 1990-06-18 US US07/539,698 patent/US5084893A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047337A (ja) * | 2005-08-09 | 2007-02-22 | Hitachi Ltd | 投射型映像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5084893A (en) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332080A (ja) | 半導体発光素子およびその製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| EP0209387A2 (en) | Semiconductor laser device | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
| EP0473443B1 (en) | Buried-stripe type semiconductor laser device | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| US4602371A (en) | High output semiconductor laser device utilizing a mesa-stripe optical confinement region | |
| US5182228A (en) | Method of manufacturing a semiconductor light-emitting device | |
| JPS63122187A (ja) | 半導体レ−ザ | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP2680804B2 (ja) | 半導体レーザ | |
| JPH0332079A (ja) | 半導体発光素子およびその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2004022934A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP2605478B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JP2814124B2 (ja) | 埋込み形半導体発光素子 | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2812187B2 (ja) | 半導体レーザの製造方法 | |
| JPH07202352A (ja) | 半導体発光素子 |