JPH0333952A - 画像メモリ書込装置 - Google Patents
画像メモリ書込装置Info
- Publication number
- JPH0333952A JPH0333952A JP16851989A JP16851989A JPH0333952A JP H0333952 A JPH0333952 A JP H0333952A JP 16851989 A JP16851989 A JP 16851989A JP 16851989 A JP16851989 A JP 16851989A JP H0333952 A JPH0333952 A JP H0333952A
- Authority
- JP
- Japan
- Prior art keywords
- address
- image memory
- ram
- row address
- col
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 9
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 description 3
- 102100036065 Protein pitchfork Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像メモリ書込装置に関し、特に画像メモリに
データを高速に書き込む画像メモリ書込装置に関する。
データを高速に書き込む画像メモリ書込装置に関する。
従来、画像メモリに対するデータ書込は１つのデータに
つき１サイクルの書込を行っていた。
つき１サイクルの書込を行っていた。
上述した従来の描画メモリ書込装置は１サイクル完結で
ＲＡＷアドレスを固定しＣＯＬアドレスを切換えて連続
アクセスを可能とするベージモードを使用した連続メモ
リ書込方式に対し、１データ当りの書込速度が遅いとい
う欠点がある。
ＲＡＷアドレスを固定しＣＯＬアドレスを切換えて連続
アクセスを可能とするベージモードを使用した連続メモ
リ書込方式に対し、１データ当りの書込速度が遅いとい
う欠点がある。
本発明の画像メモリ書込装置は、Ｄ−ＲＡＭのＲＡＷア
ドレスの変化を見るコンパレータと、Ｄ−ＲＡＭのＣＯ
Ｌアドレスを記憶する第１のＦＩＦＯ型メモツメモリ画
データを記憶する第２のＦＩＦＯ型メモツメモリのＤ−
ＲＡＭのＲＡＷアドレスを記憶するレジスタと、Ｄ−Ｒ
ＡＭで構成された画像メモリと、全体の制御を行うコン
トローラとを有している。
ドレスの変化を見るコンパレータと、Ｄ−ＲＡＭのＣＯ
Ｌアドレスを記憶する第１のＦＩＦＯ型メモツメモリ画
データを記憶する第２のＦＩＦＯ型メモツメモリのＤ−
ＲＡＭのＲＡＷアドレスを記憶するレジスタと、Ｄ−Ｒ
ＡＭで構成された画像メモリと、全体の制御を行うコン
トローラとを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図において、描
画装置１は画像メモリ５のある画像メモリ５のある画素
に対してアドレスとデータを出力する。ＲＯＷアドレス
２は描画装置１がらの描画アドレスのうち画像メモリ５
のＩ）−ＲＡＭから見てＲＡＷアドレスに見えるアドレ
スバスである。
画装置１は画像メモリ５のある画像メモリ５のある画素
に対してアドレスとデータを出力する。ＲＯＷアドレス
２は描画装置１がらの描画アドレスのうち画像メモリ５
のＩ）−ＲＡＭから見てＲＡＷアドレスに見えるアドレ
スバスである。
レジスタ３は１つ前のＲＡＷアドレス２を記憶する。Ｒ
ＯＷアドレス４は画像メモリ５のＤ−ＲＡＭのＲＡＷア
ドレスでありかつ、レジスタ３の記憶アドレスをコンパ
レータ６に与える。画像メモリ５はページモード機能を
有するＤ−ＲＡＭで構成されている。コンパレータ６は
描画装置１が出力するＲＡＷアドレス２とレジスタ３が
出力する１つ前のアクセスのＲＡＷアドレスを比較する
。コントローラ７はコンパレータ６のコンパレータ出力
９を受けて全体の制御を行う、レジスタ制御信号８はレ
ジスタ３の制御を行う。コンパレータ出力９はコンパレ
ータ６の比較結果を出力する。画像メモリ制御信号１０
は画像メモリ５を構成するＤ−ＲＡＭを制御する０例え
ばＲＡＳ、ＣＡＳ、ＷＥ倍信号どのＤ−ＲＡＭ制御信号
をベージモード動作を行うタイミングで出力する。
ＯＷアドレス４は画像メモリ５のＤ−ＲＡＭのＲＡＷア
ドレスでありかつ、レジスタ３の記憶アドレスをコンパ
レータ６に与える。画像メモリ５はページモード機能を
有するＤ−ＲＡＭで構成されている。コンパレータ６は
描画装置１が出力するＲＡＷアドレス２とレジスタ３が
出力する１つ前のアクセスのＲＡＷアドレスを比較する
。コントローラ７はコンパレータ６のコンパレータ出力
９を受けて全体の制御を行う、レジスタ制御信号８はレ
ジスタ３の制御を行う。コンパレータ出力９はコンパレ
ータ６の比較結果を出力する。画像メモリ制御信号１０
は画像メモリ５を構成するＤ−ＲＡＭを制御する０例え
ばＲＡＳ、ＣＡＳ、ＷＥ倍信号どのＤ−ＲＡＭ制御信号
をベージモード動作を行うタイミングで出力する。
ＦＩＦＯ制御信号１１はＦＩＦ○１２の制御信号で、Ｆ
ＩＦＯ１２はＣＯＬアドレス１４を記憶するＦＩＦＯ型
メモツメモリ。ＦＩＦ○制御信号１３はＦＩＦＯ１３の
制御信号でＣＯＬアドレス１４は描画装置１からの描画
アドレスのうち画像メモリ５の１）−ＲＡＭから見てＣ
ＯＬアドレスに見えるアドレスバスである。ＦＩＦ○１
５は描画データ１６を記憶するＦＩＦＯ型メモツメモリ
。
ＩＦＯ１２はＣＯＬアドレス１４を記憶するＦＩＦＯ型
メモツメモリ。ＦＩＦ○制御信号１３はＦＩＦＯ１３の
制御信号でＣＯＬアドレス１４は描画装置１からの描画
アドレスのうち画像メモリ５の１）−ＲＡＭから見てＣ
ＯＬアドレスに見えるアドレスバスである。ＦＩＦ○１
５は描画データ１６を記憶するＦＩＦＯ型メモツメモリ
。
描画データ１６は描画装置１が画像メモリ５に対して出
力する書込データで例として色コードなどが内容としで
ある。
力する書込データで例として色コードなどが内容としで
ある。
第２図は本発明の一実施例における一動作手Ｉｌｌαを
示す。第２図において、描画装置１が画像メモリ５に連
続アクセスを行う場合、描画装置１は画像メモリ５に対
してＲＯＷアドレス２とＣＯＬアドレス１４と描画デー
タ１６を出力する。ＲＯＷアドレスが不変で、ＣＯＬア
ドレス１４が変化し、画像メモリ５を構成しているＩ）
−ＲＡＭにページモード機能があるとした場合、ベージ
モード機能を用いた高速連続書込が可能である。これを
実現する為に１回目のアクセスのＲＯＷアドレス２をレ
ジスタ３にセット、ＣＯＬアドレス１４をＰＩＦＯ１２
にセット、描画データ１６をＦＩＦ○１５にセットする
。２回目以降のアクセスではＲＯＷアドレス２とレジス
タ３の値をコンパレータ６で比較、同一のＲＯＷアドレ
スならＣＯＬアドレス１４をＰＩＦＯ１２にセット、描
画データ１６をＦＩＦＯ１５にセットする。もし新しい
ＲＯＷアドレス２とレジスタ３の値が異なる場合、コン
トローラ７はレジスタ３のＲＯＷアドレス４とＦＩＦＯ
１２のＣＯＬアドレス１４と、ＦＩＦ○１５の描画デー
タ１６を次々に取り出し、ベージモード機能で画像メモ
リ５に連続書込を行所しいＲＯＷアドレス２をレジスタ
６にセット、ＣＯＬアドレス１４をＰＩＦＯ１２にセッ
ト、描画データ１６をＦｒＦＯ１５にセットする。以下
これを繰り返す。
示す。第２図において、描画装置１が画像メモリ５に連
続アクセスを行う場合、描画装置１は画像メモリ５に対
してＲＯＷアドレス２とＣＯＬアドレス１４と描画デー
タ１６を出力する。ＲＯＷアドレスが不変で、ＣＯＬア
ドレス１４が変化し、画像メモリ５を構成しているＩ）
−ＲＡＭにページモード機能があるとした場合、ベージ
モード機能を用いた高速連続書込が可能である。これを
実現する為に１回目のアクセスのＲＯＷアドレス２をレ
ジスタ３にセット、ＣＯＬアドレス１４をＰＩＦＯ１２
にセット、描画データ１６をＦＩＦ○１５にセットする
。２回目以降のアクセスではＲＯＷアドレス２とレジス
タ３の値をコンパレータ６で比較、同一のＲＯＷアドレ
スならＣＯＬアドレス１４をＰＩＦＯ１２にセット、描
画データ１６をＦＩＦＯ１５にセットする。もし新しい
ＲＯＷアドレス２とレジスタ３の値が異なる場合、コン
トローラ７はレジスタ３のＲＯＷアドレス４とＦＩＦＯ
１２のＣＯＬアドレス１４と、ＦＩＦ○１５の描画デー
タ１６を次々に取り出し、ベージモード機能で画像メモ
リ５に連続書込を行所しいＲＯＷアドレス２をレジスタ
６にセット、ＣＯＬアドレス１４をＰＩＦＯ１２にセッ
ト、描画データ１６をＦｒＦＯ１５にセットする。以下
これを繰り返す。
ベージモード機能の起動は描画装置１がらのアクセスが
止ってから一定時間経過した時、Ｒｅａｄ動作が起動さ
れた時にも考えられる。
止ってから一定時間経過した時、Ｒｅａｄ動作が起動さ
れた時にも考えられる。
し発明の効果〕
以上説明したように本発明はＤ−ＲＡＭのページモード
機能を利用することにより、画像メモリ書込を高速に行
うことができる効果がある。
機能を利用することにより、画像メモリ書込を高速に行
うことができる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例における手順を示す図である。 １・・・描画装置、２・・・ＲＯＷアドレス、３・・・
レジスタ、４・・・ＲＯＷアドレス、５・・・画像メモ
リ、６・・・コンパレータ、７・・・コントローラ、８
・・・レジスタ制御信号、９・・・コンパレータ出力、
１０・・・画像メモリ制御信号、１１・・・ＦｒＦ○制
御信号。
本発明の一実施例における手順を示す図である。 １・・・描画装置、２・・・ＲＯＷアドレス、３・・・
レジスタ、４・・・ＲＯＷアドレス、５・・・画像メモ
リ、６・・・コンパレータ、７・・・コントローラ、８
・・・レジスタ制御信号、９・・・コンパレータ出力、
１０・・・画像メモリ制御信号、１１・・・ＦｒＦ○制
御信号。
Claims (1)
- Ｄ−ＲＡＭのＲＡＷアドレスの変化を見るコンパレータ
とＤ−ＲＡＭのＣＯＬアドレスを記憶する第１のＦＩＦ
Ｏ型メモリと、描画データを記憶する第２のＦＩＦＯ型
メモリと、前回のＤ−ＲＡＭのＲＡＷアドレスを記憶す
るレジスタと、Ｄ−ＲＡＭで構成された画像メモリと全
体の制御を行うコントローラとを有することを特徴とす
る画像メモリ書込装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16851989A JPH0333952A (ja) | 1989-06-29 | 1989-06-29 | 画像メモリ書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16851989A JPH0333952A (ja) | 1989-06-29 | 1989-06-29 | 画像メモリ書込装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0333952A true JPH0333952A (ja) | 1991-02-14 |
Family
ID=15869535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16851989A Pending JPH0333952A (ja) | 1989-06-29 | 1989-06-29 | 画像メモリ書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0333952A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425893A (ja) * | 1990-05-21 | 1992-01-29 | Fuji Electric Co Ltd | 画像メモリのアクセス制御装置 |
| JP2004511851A (ja) * | 2000-10-13 | 2004-04-15 | ジステモニック・アクチエンゲゼルシヤフト | Ｉ／ｏサポートを有するメモリ構造 |
-
1989
- 1989-06-29 JP JP16851989A patent/JPH0333952A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425893A (ja) * | 1990-05-21 | 1992-01-29 | Fuji Electric Co Ltd | 画像メモリのアクセス制御装置 |
| JP2004511851A (ja) * | 2000-10-13 | 2004-04-15 | ジステモニック・アクチエンゲゼルシヤフト | Ｉ／ｏサポートを有するメモリ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05274864A (ja) | 画像専用半導体記憶装置 | |
| JPH0390942A (ja) | 主記憶装置の制御方式 | |
| JPH08129881A (ja) | Ｓｄｒａｍ制御装置 | |
| JPH1011314A (ja) | データトレース装置 | |
| JP2552366B2 (ja) | ビットブロック転送制御装置 | |
| JPS5916049A (ja) | バツフア回路 | |
| JP3314395B2 (ja) | メモリ制御装置 | |
| JP2584050B2 (ja) | 入出力変換バッファメモリ | |
| JPH01177662A (ja) | 記憶装置 | |
| JPH01134544A (ja) | メモリアクセス方式 | |
| JPH04186591A (ja) | ダイナミック型半導体記憶装置 | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH11136643A5 (ja) | ||
| JPH05282858A (ja) | 半導体メモリ装置 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPH10312455A (ja) | メモリのアクセス方法 | |
| JPH0457589A (ja) | 時分割スイッチメモリ書込装置 | |
| JPS5818652B2 (ja) | ブラウン管表示制御装置 | |
| JP2659276B2 (ja) | 半導体記憶装置 | |
| JPH01290186A (ja) | メモリのアクセス方式 | |
| JPS62196746A (ja) | メモリ集積回路 | |
| JPS63240647A (ja) | 記憶装置 | |
| JPH0447348A (ja) | メモリ制御回路 | |
| JPH02292793A (ja) | メモリ制御装置 |