JPH10312455A - メモリのアクセス方法 - Google Patents
メモリのアクセス方法Info
- Publication number
- JPH10312455A JPH10312455A JP9124003A JP12400397A JPH10312455A JP H10312455 A JPH10312455 A JP H10312455A JP 9124003 A JP9124003 A JP 9124003A JP 12400397 A JP12400397 A JP 12400397A JP H10312455 A JPH10312455 A JP H10312455A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- screen
- reading
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 メモリを１つで済ませられるような、インタ
レース出力用のメモリアクセス方法を提供する。 【解決手段】 ＤＲＡＭであれば、書込んだ１画面デー
タのインタレース読出に際してリード・モディファイ・
ライトを行うことにより、読出したラインのアドレスへ
次画面のデータを順次に書込むようにする。最初のデー
タはＡ〜Ｈ行の順に連続アドレスで書込まれ、Ａ→Ｃ→
Ｅ→Ｇ→Ｂ→Ｄ→Ｆ→Ｈのインタレース読出で１→３→
５→７→２→４→６→８ラインの順に読出される。この
ときにリード・モディファイ・ライトで次画面のデータ
は、１＝Ａ→２＝Ｃ→３＝Ｅ→４＝Ｇ→５＝Ｂ→６＝Ｄ
→７＝Ｆ→８＝Ｈの順に入り、Ａ→Ｅ→Ｂ→Ｆ→Ｃ→Ｇ
→Ｄ→Ｈの順にインタレース読出する。すると次々画面
のデータは、１＝Ａ→２＝Ｅ→３＝Ｂ→４＝Ｆ→５＝Ｃ
→６＝Ｇ→７＝Ｄ→８＝Ｈの順に入り、Ａ→Ｂ→Ｃ→Ｄ
→Ｅ→Ｆ→Ｇ→Ｈの順にインタレース読出する。
レース出力用のメモリアクセス方法を提供する。 【解決手段】 ＤＲＡＭであれば、書込んだ１画面デー
タのインタレース読出に際してリード・モディファイ・
ライトを行うことにより、読出したラインのアドレスへ
次画面のデータを順次に書込むようにする。最初のデー
タはＡ〜Ｈ行の順に連続アドレスで書込まれ、Ａ→Ｃ→
Ｅ→Ｇ→Ｂ→Ｄ→Ｆ→Ｈのインタレース読出で１→３→
５→７→２→４→６→８ラインの順に読出される。この
ときにリード・モディファイ・ライトで次画面のデータ
は、１＝Ａ→２＝Ｃ→３＝Ｅ→４＝Ｇ→５＝Ｂ→６＝Ｄ
→７＝Ｆ→８＝Ｈの順に入り、Ａ→Ｅ→Ｂ→Ｆ→Ｃ→Ｇ
→Ｄ→Ｈの順にインタレース読出する。すると次々画面
のデータは、１＝Ａ→２＝Ｅ→３＝Ｂ→４＝Ｆ→５＝Ｃ
→６＝Ｇ→７＝Ｄ→８＝Ｈの順に入り、Ａ→Ｂ→Ｃ→Ｄ
→Ｅ→Ｆ→Ｇ→Ｈの順にインタレース読出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭなどを使
用した画像データ記憶用のメモリに関する。
用した画像データ記憶用のメモリに関する。
【０００２】プログレッシブＣＣＤを使用した撮像装置
では、その１画面分（１ページ分）のＣＣＤデータをメ
モリへ一旦書込み、そして、その書込んだ１画面データ
を１ライン飛ばしで読出すインタレース読出を行うよう
にしてある。この場合、リアルタイム処理のためには書
込と読出を同時に行う必要があり、そのためにＣＣＤデ
ータ２画面分のメモリを設けてその片方を書込に、他方
を読出に交互に切り換え使用するようにしている。又
は、２ポートメモリの片方のポートを書込専用に、他方
のポートを読出専用にした専用メモリを使用するものも
ある。
では、その１画面分（１ページ分）のＣＣＤデータをメ
モリへ一旦書込み、そして、その書込んだ１画面データ
を１ライン飛ばしで読出すインタレース読出を行うよう
にしてある。この場合、リアルタイム処理のためには書
込と読出を同時に行う必要があり、そのためにＣＣＤデ
ータ２画面分のメモリを設けてその片方を書込に、他方
を読出に交互に切り換え使用するようにしている。又
は、２ポートメモリの片方のポートを書込専用に、他方
のポートを読出専用にした専用メモリを使用するものも
ある。
【０００３】
【発明が解決しようとする課題】上記のようなメモリと
して、．２画面分のメモリをもつシステムではＤＲＡ
Ｍが代表的に使用され、．専用メモリとしてはビデオ
メモリがある。しかし、の場合ではＤＲＡＭを２つ設
けなければならず、またの場合ではビデオメモリとい
う専用メモリを設けなければならないから、コストや消
費電力の点で不利である。そこで本発明では、メモリを
標準のＤＲＡＭ１つで済ませられるような、インタレー
ス出力用のメモリアクセス方法を提供する。
して、．２画面分のメモリをもつシステムではＤＲＡ
Ｍが代表的に使用され、．専用メモリとしてはビデオ
メモリがある。しかし、の場合ではＤＲＡＭを２つ設
けなければならず、またの場合ではビデオメモリとい
う専用メモリを設けなければならないから、コストや消
費電力の点で不利である。そこで本発明では、メモリを
標準のＤＲＡＭ１つで済ませられるような、インタレー
ス出力用のメモリアクセス方法を提供する。
【０００４】
【課題を解決するための手段】この目的のために本発明
は、例えばＤＲＡＭのリード・モディファイ・ライト機
能のような、同じアドレスに対する読出直後の書込が可
能となったメモリのアクセス方法において、書込んだ１
画面データのインタレース読出に際し、読出したライン
のアドレスへ次画面のデータを順次に書込んでいくこと
を特徴とする。即ち、ＤＲＡＭであれば、書込んだ１画
面データのインタレース読出に際してリード・モディフ
ァイ・ライトを行うことにより、読出したラインのアド
レスへ次画面のデータを順次に書込んでいくことを特徴
としたアクセス方法とする。これは、インタレース読出
時の行アドレス指定順を工夫することで実行されるもの
である。
は、例えばＤＲＡＭのリード・モディファイ・ライト機
能のような、同じアドレスに対する読出直後の書込が可
能となったメモリのアクセス方法において、書込んだ１
画面データのインタレース読出に際し、読出したライン
のアドレスへ次画面のデータを順次に書込んでいくこと
を特徴とする。即ち、ＤＲＡＭであれば、書込んだ１画
面データのインタレース読出に際してリード・モディフ
ァイ・ライトを行うことにより、読出したラインのアド
レスへ次画面のデータを順次に書込んでいくことを特徴
としたアクセス方法とする。これは、インタレース読出
時の行アドレス指定順を工夫することで実行されるもの
である。
【０００５】つまり、プログレッシブＣＣＤから１画面
分の画像データがメモリへ入ると、該１画面データは、
最初であれば、第１ライン→第３ライン→第５ライン…
…第２ライン→第４ライン→第６ライン……の順にイン
タレース読出されていく。本発明ではこのときに、例え
ばＤＲＡＭであればそのリード・モディファイ・ライト
機能を利用して、ＣＣＤから送られてくる次画面の画像
データを、読出したラインへ逐次書込んでいくようにす
る。即ち、読出しと同時にそのアドレスへ次データを書
込んでいくものである。従って、次画面の１画面データ
が全部メモリへ書込まれたときには、前記前画面の第１
ラインのアドレスへ次画面の第１ラインが入り、前記前
画面の第３ラインのアドレスへ次画面の第２ラインが入
り、前記前画面の第５ラインのアドレスへ次画面の第３
ラインが入り……の順になっている。そこで、この次画
面データをインタレース読出する際には、前記前画面の
第１ラインのアドレス→前記前画面の第５ラインのアド
レス……前記前画面の第３ラインのアドレス→前記前画
面の第７ラインのアドレス……の順に読出していく。次
画面に続く次々画面以降のデータも同様の手順を踏んで
いけばよい。この場合、ライン数として２n を仮定する
と、物理アドレスの操作はｎ回の画面処理の後に元に戻
ることになる。例えば、ｎ＝９（５１２ライン）であれ
ば、９回の画面処理ごとに最初の通常のアドレシング順
に戻る。
分の画像データがメモリへ入ると、該１画面データは、
最初であれば、第１ライン→第３ライン→第５ライン…
…第２ライン→第４ライン→第６ライン……の順にイン
タレース読出されていく。本発明ではこのときに、例え
ばＤＲＡＭであればそのリード・モディファイ・ライト
機能を利用して、ＣＣＤから送られてくる次画面の画像
データを、読出したラインへ逐次書込んでいくようにす
る。即ち、読出しと同時にそのアドレスへ次データを書
込んでいくものである。従って、次画面の１画面データ
が全部メモリへ書込まれたときには、前記前画面の第１
ラインのアドレスへ次画面の第１ラインが入り、前記前
画面の第３ラインのアドレスへ次画面の第２ラインが入
り、前記前画面の第５ラインのアドレスへ次画面の第３
ラインが入り……の順になっている。そこで、この次画
面データをインタレース読出する際には、前記前画面の
第１ラインのアドレス→前記前画面の第５ラインのアド
レス……前記前画面の第３ラインのアドレス→前記前画
面の第７ラインのアドレス……の順に読出していく。次
画面に続く次々画面以降のデータも同様の手順を踏んで
いけばよい。この場合、ライン数として２n を仮定する
と、物理アドレスの操作はｎ回の画面処理の後に元に戻
ることになる。例えば、ｎ＝９（５１２ライン）であれ
ば、９回の画面処理ごとに最初の通常のアドレシング順
に戻る。
【０００６】
【発明の実施の形態】図１に、画像データ用メモリとし
て使用するＤＲＡＭのリード・モディファイ・ライトに
ついてタイミングの一例を示している。ＲＡＳ信号及び
ＣＡＳ信号はページモードのタイミングで、ＣＡＳ信号
の１サイクル中に出力制御信号バーＯＥと書込制御信号
バーＷＥが共に活性化される。即ち、先に出力制御信号
バーＯＥの活性化でデータが読出され、該読出終了に続
いて書込制御信号バーＷＥが活性化されて同じアドレス
へデータが書込まれる。これを利用した画像データの書
込とそのインタレース読出について図２に、模式的に１
画面８ラインの場合を想定して示してある。
て使用するＤＲＡＭのリード・モディファイ・ライトに
ついてタイミングの一例を示している。ＲＡＳ信号及び
ＣＡＳ信号はページモードのタイミングで、ＣＡＳ信号
の１サイクル中に出力制御信号バーＯＥと書込制御信号
バーＷＥが共に活性化される。即ち、先に出力制御信号
バーＯＥの活性化でデータが読出され、該読出終了に続
いて書込制御信号バーＷＥが活性化されて同じアドレス
へデータが書込まれる。これを利用した画像データの書
込とそのインタレース読出について図２に、模式的に１
画面８ラインの場合を想定して示してある。
【０００７】まず最初の１画面データは、図２（ａ）に
示すように、Ａ行〜Ｈ行の順に連続アドレスで書込まれ
る。そして、これにインタレース読出をかけると、Ａ行
→Ｃ行→Ｅ行→Ｇ行→Ｂ行→Ｄ行→Ｆ行→Ｈ行の順にア
ドレスが指定され、これに従って、第１ライン→第３ラ
イン→第５ライン→第７ライン→第２ライン→第４ライ
ン→第６ライン→第８ラインの順でデータが読出されて
いく。このインタレース読出時に図１のようなリード・
モディファイ・ライトを実行し、ＣＣＤから送られてく
る次画面のデータを順次に書込んでいく。すると、図２
（ｂ）に示すように次画面のデータは、第１ライン＝Ａ
行→第２ライン＝Ｃ行→第３ライン＝Ｅ行→第４ライン
＝Ｇ行→第５ライン＝Ｂ行→第６ライン＝Ｄ行→第７ラ
イン＝Ｆ行→第８ライン＝Ｈ行の順に入ることになる。
示すように、Ａ行〜Ｈ行の順に連続アドレスで書込まれ
る。そして、これにインタレース読出をかけると、Ａ行
→Ｃ行→Ｅ行→Ｇ行→Ｂ行→Ｄ行→Ｆ行→Ｈ行の順にア
ドレスが指定され、これに従って、第１ライン→第３ラ
イン→第５ライン→第７ライン→第２ライン→第４ライ
ン→第６ライン→第８ラインの順でデータが読出されて
いく。このインタレース読出時に図１のようなリード・
モディファイ・ライトを実行し、ＣＣＤから送られてく
る次画面のデータを順次に書込んでいく。すると、図２
（ｂ）に示すように次画面のデータは、第１ライン＝Ａ
行→第２ライン＝Ｃ行→第３ライン＝Ｅ行→第４ライン
＝Ｇ行→第５ライン＝Ｂ行→第６ライン＝Ｄ行→第７ラ
イン＝Ｆ行→第８ライン＝Ｈ行の順に入ることになる。
【０００８】続いて、この図２（ｂ）の次画面データの
インタレース読出を行う場合には、Ａ行→Ｅ行→Ｂ行→
Ｆ行→Ｃ行→Ｇ行→Ｄ行→Ｈ行の順にアドレス指定する
ことで、前画面と同じくインタレース読出を実行でき
る。この次画面のインタレース読出時にリード・モディ
ファイ・ライトを行うと今度は、図２（ｃ）に示すよう
に次々画面のデータが、第１ライン＝Ａ行→第２ライン
＝Ｅ行→第３ライン＝Ｂ行→第４ライン＝Ｆ行→第５ラ
イン＝Ｃ行→第６ライン＝Ｇ行→第７ライン＝Ｄ行→第
８ライン＝Ｈ行の順に入ることになる。
インタレース読出を行う場合には、Ａ行→Ｅ行→Ｂ行→
Ｆ行→Ｃ行→Ｇ行→Ｄ行→Ｈ行の順にアドレス指定する
ことで、前画面と同じくインタレース読出を実行でき
る。この次画面のインタレース読出時にリード・モディ
ファイ・ライトを行うと今度は、図２（ｃ）に示すよう
に次々画面のデータが、第１ライン＝Ａ行→第２ライン
＝Ｅ行→第３ライン＝Ｂ行→第４ライン＝Ｆ行→第５ラ
イン＝Ｃ行→第６ライン＝Ｇ行→第７ライン＝Ｄ行→第
８ライン＝Ｈ行の順に入ることになる。
【０００９】更に、この図２（ｃ）の次々画面データの
インタレース読出を行うときには、Ａ行→Ｂ行→Ｃ行→
Ｄ行→Ｅ行→Ｆ行→Ｇ行→Ｈ行の順にアドレスを指定す
ることになる結果、図２（ａ）の連続アドレス状態に戻
る。以降、図２（ａ）（ｂ）（ｃ）の３パターンの書込
形態が繰り返されていく。
インタレース読出を行うときには、Ａ行→Ｂ行→Ｃ行→
Ｄ行→Ｅ行→Ｆ行→Ｇ行→Ｈ行の順にアドレスを指定す
ることになる結果、図２（ａ）の連続アドレス状態に戻
る。以降、図２（ａ）（ｂ）（ｃ）の３パターンの書込
形態が繰り返されていく。
【００１０】このように８ライン（＝２3 ）の場合、各
ラインの書込アドレスは、１画面目は連続、２画面目は
１行おき、３画面目は３行おき、次いで連続に戻るの繰
り返しになり、全部で３パターンの書込形態の反復であ
る。つまり、２n のライン数をもつ画面データであれ
ば、全部でｎパターンの書込アドレスの形態を繰り返せ
ばよい。また、リード・モディファイ・ライト機能の無
いメモリであっても、リードとライトを同一アドレスに
対して発生することで同等の効果を得ることができる。
ラインの書込アドレスは、１画面目は連続、２画面目は
１行おき、３画面目は３行おき、次いで連続に戻るの繰
り返しになり、全部で３パターンの書込形態の反復であ
る。つまり、２n のライン数をもつ画面データであれ
ば、全部でｎパターンの書込アドレスの形態を繰り返せ
ばよい。また、リード・モディファイ・ライト機能の無
いメモリであっても、リードとライトを同一アドレスに
対して発生することで同等の効果を得ることができる。
【００１１】
【発明の効果】本発明によれば、読出と書込を同時に行
う処理性能を維持しながらメモリを１つで済ませること
が可能であり、コストダウンや装置の低電力化に貢献す
る。
う処理性能を維持しながらメモリを１つで済ませること
が可能であり、コストダウンや装置の低電力化に貢献す
る。
【図１】ＤＲＡＭのリード・モディファイ・ライトを行
う制御信号のタイミングを示した信号波形図。
う制御信号のタイミングを示した信号波形図。
【図２】本発明によるメモリのアクセス方法を説明する
ＤＲＡＭの模式図。
ＤＲＡＭの模式図。
Claims (2)
- 【請求項１】 同じアドレスに対する読出直後の書込が
可能であるメモリのアクセス方法において、書込んだ１
画面データのインタレース読出に際し、読出したライン
のアドレスへ次画面のデータを順次に書込んでいくよう
にしたことを特徴とするアクセス方法。 - 【請求項２】 ＤＲＡＭのアクセス方法において、書込
んだ１画面データのインタレース読出に際してリード・
モディファイ・ライトを行うことにより、読出したライ
ンのアドレスへ次画面のデータを順次に書込んでいくよ
うにしたことを特徴とするアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124003A JPH10312455A (ja) | 1997-05-14 | 1997-05-14 | メモリのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124003A JPH10312455A (ja) | 1997-05-14 | 1997-05-14 | メモリのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10312455A true JPH10312455A (ja) | 1998-11-24 |
Family
ID=14874638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124003A Pending JPH10312455A (ja) | 1997-05-14 | 1997-05-14 | メモリのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10312455A (ja) |
-
1997
- 1997-05-14 JP JP9124003A patent/JPH10312455A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743268B2 (ja) | 自己試験機能を有するｄｒａｍ | |
| US4916541A (en) | Picture processor | |
| KR100610519B1 (ko) | 영상 처리 장치, 특수 효과 장치 및 영상 처리 방법 | |
| JPH07121430A (ja) | デジタル映像信号処理用メモリシステム | |
| JP3288327B2 (ja) | 映像メモリ回路 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JPH06325566A (ja) | メモリ内フレームデータのアドレシング方式 | |
| JP4821410B2 (ja) | メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム | |
| US6486885B2 (en) | Memory device and method | |
| JPS63292494A (ja) | 半導体メモリ | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH05282858A (ja) | 半導体メモリ装置 | |
| CN1056361A (zh) | 一种用于双端口存贮装置模式转换的方法 | |
| JPH05128847A (ja) | ダイナミツクｒａｍアクセス方法 | |
| JPH0333952A (ja) | 画像メモリ書込装置 | |
| JP2710926B2 (ja) | 半導体メモリ | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPS6326183A (ja) | 動画メモリ装置 | |
| JPH02105388A (ja) | 画像用メモリ | |
| RU1785034C (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPH0574166A (ja) | メモリ装置及びタイムベースコレクタ回路 | |
| JPH08147207A (ja) | メモリ回路 | |
| JPH01305769A (ja) | 画像縮小装置 | |
| JPH03296843A (ja) | メモリコントローラ |