JPH0334174B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、いわゆる１巻線形および２巻線形の
ラツチングリレーを駆動するための回路に関す
る。

先行技術では、上述のラツチングリレーのリレ
ーコイルに直列に大容量のコンデンサを接続して
直列回路を構成し、この直列回路に並列にトラン
ジスタを接続して構成される。トランジスタを遮
断して前記直列回路に電流を流すことによつてリ
レーコイルに一方向の励磁電流が流れるとともに
コンデンサが充電される。次にトランジスタを導
通することによつてコンデンサが放電し、リレー
コイルに逆方向の励磁電流が流れる。このような
先行技術ではラツチングリレーを確実に動作させ
るために、コンデンサの容量を大きくしなければ
ならず、そのため構成が大形化するという問題が
ある。

本発明は、大容量のコンデンサを必要とせず、
構成が小形化されたラツチングリレーの駆動回路
を提供することである。

本発明は、リレースイツチとリレーコイルとを
有し、リレーコイルへの通電によりリレースイツ
チのスイツチング態様を切換えて自己保持するラ
ツチングリレーと、 このラツチングリレーのリレーコイルへの通電
状態を制御する一対のスイツチング素子とで構成
され、 このスイツチング素子のスイツチング態様に関
連した電位を、異なるスイツチング素子の制御端
子に、同時動作を禁止するよう相互に入力すると
ともに、 前記スイツチング素子の一方の制御端子への入
力系に、入力条件を変えるよう前記ラツチングリ
レーのリレースイツチを接続したことを特徴とす
るラツチングリレーの駆動回路である。

好ましい実施態様では、前記ラツチングリレー
を一対のリレーコイルを有する２巻線形とし、 さらにこの一対のリレーコイルに一対のスイツ
チング素子の出力を直列接続したことを特徴とす
る。

また好ましい実施態様では、前記一対のスイツ
チング素子の出力に各々抵抗を接続するととも
に、 ラツチングリレーのリレーコイルに、前記各々
の抵抗に発生する電圧に応答して動作する別のス
イツチング素子群を直列接続したことを特徴とす
る。

また好ましい実施態様では、前記一対のスイツ
チング素子の出力に各々抵抗を接続するととも
に、 前記ラツチングリレーを一対のリレーコイルを
有する２巻線形として、この一対のリレーコイル
に、前記各々の抵抗に発生する電圧に応答して動
作する別のスイツチング素子群を直列接続したこ
とを特徴とする。

第１図は、本発明の一実施例の電気回路であ
る。いわゆる２巻線形のラツチングリレー１は、
一対のリレーコイル２，３と、リレースイツチ
４，５とを有する。リレースイツチ５は外部接続
されるためのスイツチである。リレースイツチ４
は、リレーコイル２が励磁されることによつて導
通し、一旦導通した後はリレーコイル２が消磁さ
れてもその導通状態を自己保持する。このリレー
スイツチ４は、リレーコイル３が励磁されたとき
遮断し、一旦遮断した後はリレーコイル３が消磁
されても遮断状態を自己保持する。リレースイツ
チ５もまた同様にしてリレーコイル２，３の励磁
によつてスイツチング態様が切り換わつて自己保
持する。リレーコイル２にはトランジスタTr１
が直列接続される。リレーコイル３には、トラン
ジスタTr２が直列接続される。リレーコイル２
およびトランジスタTr１から成る直列回路６、
ならびにリレーコイル３およびトランジスタTr
２から成る直列回路７は、並列に接続される。直
列回路６，７には共通にスイツチSwが直列に接
続される。リレースイツチ４には抵抗Ｒ１が並列
に接続される。リレーコイル３とトランジスタ
Tr２との接続点８は、抵抗Ｒ２を介してトラン
ジスタTr１のベースに接続される。リレーコイ
ル２とトランジスタTr１との接続点９は、リレ
ースイツチ４および抵抗Ｒ１とから成る並列回
路、ならびに抵抗Ｒ３を介してトランジスタTr
３のベースに接続される。トランジスタTr２，
Tr３はダーリントン接続される。抵抗Ｒ１，Ｒ
２，Ｒ３は次式(1)を満たすようにそれらの抵抗値
が定められる。

R1＞R2＞R3 …(1) リレースイツチ４が遮断している第１図示の状
態にあるとき、スイツチSwが第２図１のように
導通と遮断とを繰り返す場合を想定する。スイツ
チSwが導通することによつて、トランジスタTr
１のベースにはリレーコイル３および抵抗Ｒ２を
介して電圧が印加される。また同時にトランジス
タTr３のベースにはリレーコイル２および抵抗
Ｒ１，Ｒ３を介して電圧が印加される。ここで第
１式から次の第２式が得られる。

R1＋R3＞R2 …(2) したがつてトランジスタTr１は、トランジス
タTr２，Tr３が導通するよりも早く導通する。
トランジスタTr１が導通することによつて、接
続点９がローレベルに強制される。したがつてト
ランジスタTr２，Tr３は遮断されたままにな
る。このトランジスタTr１の導通によつて、リ
レーコイル２が励磁される。そのためリレースイ
ツチ４が導通する。リレースイツチ４のスイツチ
ング態様は、第２図２に示されている。リレーコ
イル２が一旦励磁された後、スイツチSwが遮断
されてもリレースイツチ４，５のスイツチング態
様は自己保持されている。

再びスイツチSwが導通されると、リレーコイ
ル３および抵抗Ｒ２を介してトランジスタTr１
のベースに電圧が印加されるとともに、コイル２
からリレースイツチ４および抵抗Ｒ３を介してト
ランジスタTr３に電圧が印加される。抵抗Ｒ３
の抵抗値は、第１式から明らかなように抵抗Ｒ２
の抵抗値よりも小さい。そのためトランジスタ
Tr３，Tr２がトランジスタTr１よりも早く導通
する。トランジスタTr２の導通によつてリレー
コイル３が励磁される。これによつてリレースイ
ツチ４が遮断する。トランジスタTr２の導通に
よつて、接続点８がローレベルになり、これによ
つてトランジスタTr１は遮断したままに保たれ
る。その後スイツチSwが遮断されても、リレー
スイツチ４の遮断状態が自己保持される。リレー
スイツチ５もリレースイツチ４と同様にスイツチ
ング態様が自己保持される。

第３図は本発明の他の実施例の電気回路図であ
る。この実施例は、基本的にはスイツチ回路１０
と、制御回路１１とを含む。スイツチ回路１０に
おいて、リレー１２は、いわゆる１巻線形のラツ
チングリレーであり、リレーコイル１３と、外部
接続されるリレースイツチ１４とを有し、リレー
コイル１３に矢符１５の方向に励磁電流が流れた
ときにリレースイツチ１４が導通（または遮断）
し、その励磁電流が流れなくなつた後も、リレー
スイツチ１４はスイツチング態様を自己保持し、
またリレーコイル１３に矢符１６の方向に励磁電
流が流れたときに、リレースイツチ１４が遮断
（または導通）し、その矢符１６方向の励磁電流
が流れなくなつた後も、リレースイツチ１４のス
イツチング態様を保つ。第１および第２トランジ
スタTr４，Tr５は直列接続され、それらの共通
接続点１７にリレーコイル１３の一方の端子が接
続される。第３および第４トランジスタTr６，
Tr７は直列に接続され、それらの共通接続点１
８にリレーコイル１３の他方の端子が接続され
る。第１および第２トランジスタTr４，Tr５の
直列回路と、第３および第４トランジスタTr６，
Tr７の直列回路とは、並列に接続される。第１
トランジスタTr４のスイツチング態様を制御す
るトランジスタTr８のベースは、スイツチ回路
１０の制御端子１９に接続される。この端子１９
はまた第４トランジスタTr７のベースに接続さ
れる。第３トランジスタTr６のスイツチング態
様を制御するトランジスタTr９のベースはスイ
ツチ回路１０の制御端子２０に接続される。この
端子２０はまた第２トランジスタTr５のベース
に接続される。

スイツチ回路１０のリレーコイル１３に流れる
励磁電流を制御するための制御回路１１におい
て、トランジスタTr１０，Tr１１には抵抗Ｒ
４，Ｒ５がそれぞれ直列に接続される。抵抗Ｒ
４，Ｒ５の抵抗値は等しい。トランジスタTr１
０のベースはダイオードＤ１および抵抗Ｒ６を介
して接地される。この抵抗Ｒ６には、抵抗Ｒ７と
リレースイツチ２１とから成る直列回路が、並列
に接続される。トランジスタTr１１のベースは
ダイオードＤ２および抵抗Ｒ８を介して接地され
る。トランジスタTr１０と抵抗Ｒ４との接続点
２２には、制御端子２０が接続されるとともに、
ダイオードＤ３を介してダイオードＤ２と抵抗Ｒ
８との接続点２３が接続される。トランジスタ
Tr１１と抵抗Ｒ５との接続点２４は、制御端子
１９に接続されるとともに、ダイオードＤ４を介
してダイオードＤ１と抵抗Ｒ６との接続点２５に
接続される。リレースイツチ２１は、ラツチング
リレー１２に含まれ、リレーコイル１３に矢符１
５，１６の方向に励磁電流が流れたとき導通状態
および遮断状態にそれぞれ自己保持する。スイツ
チ回路１０の端子２６は制御回路１１とともにス
イツチSwに接続される。抵抗Ｒ６〜Ｒ７の抵抗
値は第３式を満たすように定められる。

R6＞R8＞R7 …(3) リレースイツチ２１が第３図示のように遮断し
ている場合を想定する。そこでスイツチSwを導
通すると、制御回路１１においてトランジスタ
Tr１０のエミツタからベースを経てダイオード
Ｄ１および抵抗Ｒ６から漏れ電流が流れる。また
トランジスタTr１１のエミツタからベースを経
てダイオードＤ２および抵抗Ｒ８から漏れ電流が
流れる。。抵抗Ｒ６の抵抗値は抵抗Ｒ８の抵抗値
よりも前述の第３式のように大きいので、トラン
ジスタTr１１のスイツチング応答速度がトラン
ジスタTr１０のそれに比べて大きい。したがつ
てトランジスタTr１１が導通する。トランジス
タTr１１の導通によつて接続点２４がハイレベ
ルになる。したがつてトランジスタTr１０のベ
ースがハイレベルとなつて、トランジスタTr１
０が遮断に強制される。トランジスタTr１１が
導通することによつて制御端子１９の電位がハイ
レベルになる。これによつてトランジスタTr８
および第１トランジスタTr４が導通するととも
に、第４トランジスタTr７が導通する。そのた
めリレーコイル１３には、スイツチSwから端子
２６を経てさらに第１トランジスタTr４、リレ
ーコイル１３、第４トランジスタTr７を経て、
励磁電流が流れる。こうしてラツチングリレー１
２はリレースイツチ１４，２１のスイツチング態
様を変え、リレースイツチ２１は導通する。その
後、スイツチSwが遮断されても、リレースイツ
チ１４，２１のスイツチング態様は自己保持され
る。

再びスイツチSwを導通すると、トランジスタ
Tr１０の漏れ電流はダイオードＤ１から抵抗Ｒ
６，Ｒ７を並列に流れる。またトランジスタTr
１１の漏れ電流はダイオードＤ２と抵抗Ｒ８を経
て流れる。ここで第４式が成立する。

R8＞R6・R7／R6＋R7 …(4) したがつてトランジスタTr１０はトランジス
タTr１１に比べて大きいスイツチング応答速度
となる。そのためトランジスタTr１０が導通し、
共通接続点２２がハイレベルとなる。これによつ
てダイオードＤ３を介して、トランジスタTr１
１のベースがハイレベルに保たれる。こうしてト
ランジスタTr１１が遮断状態に強制される。共
通接点２２および端子２０がハイレベルになるこ
とによつて、トランジスタTr９および第３トラ
ンジスタTr６が導通し、第２トランジスタTr５
が導通する。そのためスイツチSwから、端子２
６、トランジスタTr６、リレーコイル１３およ
びトランジスタTr５を経て矢符１６の方向に励
磁電流が流れる。そのためリレースイツチ１４，
２１のスイツチング態様が変わり、リレースイツ
チ２１が遮断する。

トランジスタTr１０，Tr１１のベースに接続
された抵抗Ｒ１６，Ｒ１７は、漏れ電流によるト
ランジスタTr１０，Tr１１の誤動作を防ぎ、動
作を安定にする。

第４図は、本発明の他の実施例のスイツチ回路
１０に代わるスイツチ回路５０が示される。この
スイツチ回路５０は、いわゆる２巻線形ラツチン
グリレー２７を含む。ラツチングリレー２７は、
リレーコイル２８，２９を有し、これらのリレー
コイル２７，２８はトランジスタTr１２，Tr１
３に直列にそれぞれ接続される。第４図示のスイ
ツチ回路５０の端子２６および制御端子１９，２
０は第３図の制御回路１１に接続される。外部接
続されるリレースイツチ４０は、トランジスタ
Tr１２が導通してリレーコイル２８が励磁され
たときに導通（または遮断）し、トランジスタ
Tr１３が導通してリレーコイル２９が励磁され
るとき遮断（または導通）する。

第５図は、本発明の他の実施例の電気回路図で
あり、第３図示の実施例に類似し、対応の部分に
は同一の参照符を付す。この実施例では、抵抗Ｒ
１２にはダイオードＤ５が直列に接続される。ま
た抵抗Ｒ１３には、抵抗Ｒ１４とダイオード１６
との直列回路が、並列に接続される。リレースイ
ツチ３０は切り換えリレースイツチであり、リレ
ーコイル１３に励磁電流が矢符１５の方向に流れ
たときに、個別接点３１が導通し、矢符１６の方
向に励磁電流が流れたときに、個別接点３２が導
通する。個別接点３１は抵抗Ｒ１５を介してハイ
レベルの端子３３に接続されるとともに、外部接
続端子３４に接続される。個別接点３２は外部接
続端子３５に接続される。

抵抗Ｒ１１〜Ｒ１４の抵抗値は第５式および第
６式を満たすように定められる。

R11＝R13 …(5) R14＞R12 …(6) リレースイツチ３０のスイツチング状態が第５
図示にある場合を想定する。このとき、外部接続
端子３５はリレースイツチ３０の個別接点３２を
介して接地され、ローレベルである。また外部接
続端子３４は抵抗Ｒ１５の働きによつてハイレベ
ルに保たれている。そこでスイツチSwを導通す
ると、トランジスタTr１０の漏れ電流が抵抗Ｒ
１１を介して流れるとともに、トランジスタTr
１１の漏れ電流が抵抗Ｒ１３，Ｒ１４、ダイオー
ドＤ６を介して流れる。ここで第７式が成立す
る。

R11＞R13・R14／R13＋R14 …(7) そのためトランジスタTr１１のスイツチング
応答速度がトランジスタTr１０に比べて大きい。
したがつてトランジスタTr１１が導通し、トラ
ンジスタTr１０が遮断に強制される。これによ
つてラツチングリレー１２のリレーコイル１３に
矢符１５の方向に励磁電流が流れる。そのためリ
レースイツチ３０は個別接点３１に導通するよう
に切り換わる。これによつて外部接続端子３４は
ローレベルに変わり、外部接続端子３５はリレー
スイツチ３０の遮断によつて接地から外される。

スイツチSwが遮断された後、再び導通するこ
とによつて、トランジスタTr１０，Tr１１の漏
れ電流が流れる。このとき、リレースイツチ３０
は個別接点３１に導通しており、したがつて第８
式が成立する。

R11・R12／R11＋R12＜R13・R14／R13＋R14 …(8) したがつてトランジスタTr１０のスイツチン
グ応答速度がトランジスタTr１１に比べて大き
い。そのためトランジスタTr１０が導通し、こ
れに応じてトランジスタTr１１が遮断に強制さ
れる。こうして、リレーコイル１１には矢符１６
の方向に励磁電流が流れて、リレースイツチ３０
が切り換わる。この実施例ではリレースイツチ３
０を切り換えスイツチとし、抵抗Ｒ１５を用いて
いるので、ラツチングリレー１２のリレースイツ
チ３０を単一個設けることによつて、外部接続端
子３４，３５から信号を導出することができると
いう利点が発揮される。

ダイオードＤ６は、ダイオードＤ５によつてト
ランジスタTr１０，Tr１１のスイツチング応答
速度の大小関係が不所望に変化することを防ぐた
めに設けられている。リレースイツチ３０の個別
接点３２および外部接続端子３５は省略されて切
り換え動作しないようにしてもよいのは勿論であ
る。

ラツチングリレー１２のリレースイツチ３０を
予め定めたスイツチング態様とするために、リセ
ツト回路３６が設けられる。リセツト回路３６に
おいて、スイツチSw２を導通すると、ダイオー
ドＤ８から電力が供給されるとともに、トランジ
スタTr１４が導通する。これに応じてトランジ
スタTr１５が導通する。そのため接続点２２が
トランジスタTr１５およびダイオードＤ９を介
してハイレベルとなる。そのため、前述のように
トランジスタTr９、第３トランジスタTr６およ
び第２トランジスタTr５が導通して、リレーコ
イル１３に矢符１６の励磁電流が流れる。こうし
てスイツチSw２を導通することによつてリレー
スイツチ３０の個別接点３１が遮断して個別接点
３２が導通する状態となる。

第６図は、本発明のさらに他の実施例の電気回
路図である。注目すべき特徴はスイツチSw，Sw
２に代えてトランジスタTr１６，Tr１７が設け
られていることである。その他の構造は第５図の
実施例と同様であり、対応する部分に同一の参照
符を付す。このような実施例によれば、ラツチン
グリレー１２を電力付勢するための比較的大きな
励磁電流は端子３９に与えられ、ラツチングリレ
ー１２のスイツチング態様を制御するための微少
な信号は端子３７，３８に与えられる。

以上のように本発明によれば、コンデンサを必
要とせず、したがつて構成を小形化し、またモノ
リシツク集積回路によつて実現することが可能に
なる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２
図は第１図示の回路の動作を説明するための波形
図、第３図は本発明の他の実施例の電気回路図、
第４図は本発明の他の実施例のスイツチ回路２６
の電気回路図、第５図および第６図は本発明の他
の実施例の電気回路図である。 １，１２，２７…ラツチングリレー、２，３，
１３，２８，２９…リレーコイル、４，５，１
４，２１，３０…リレースイツチ。

Claims (1)

1. 【特許請求の範囲】 １ リレースイツチとリレーコイルとを有し、リ
   レーコイルへの通電によりリレースイツチのスイ
   ツチング態様を切換えて自己保持するラツチング
   リレーと、 このラツチングリレーのリレーコイルへの通電
   状態を制御する一対のスイツチング素子とで構成
   され、 このスイツチング素子のスイツチング態様に関
   連した電位を、異なるスイツチング素子の制御端
   子に、同時動作を禁止するよう相互に入力すると
   ともに、 前記スイツチング素子の一方の制御端子への入
   力系に、入力条件を変えるよう前記ラツチングリ
   レーのリレースイツチを接続したことを特徴とす
   るラツチングリレーの駆動回路。 ２ 前記ラツチングリレーを一対のリレーコイル
   を有する２巻線形とし、 さらにこの一対のリレーコイルに一対のスイツ
   チング素子の出力を直列接続したことを特徴とす
   る特許請求の範囲第１項記載のラツチングリレー
   の駆動回路。 ３ 前記一対のスイツチング素子の出力に各々抵
   抗を接続するとともに、 ラツチングリレーのリレーコイルに、前記各々
   の抵抗に発生する電圧に応答して動作する別のス
   イツチング素子群を直列接続したことを特徴とす
   る特許請求の範囲第１項記載のラツチングリレー
   の駆動回路。 ４ 前記一対のスイツチング素子の出力に各々抵
   抗を接続するとともに、 前記ラツチングリレーを一対のリレーコイルを
   有する２巻線形として、この一対のリレーコイル
   に、前記各々の抵抗に発生する電圧に応答して動
   作する別のスイツチング素子群を直列接続したこ
   とを特徴とする特許請求の範囲第１項記載のラツ
   チングリレーの駆動回路。