JPH0334321A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0334321A JPH0334321A JP16949589A JP16949589A JPH0334321A JP H0334321 A JPH0334321 A JP H0334321A JP 16949589 A JP16949589 A JP 16949589A JP 16949589 A JP16949589 A JP 16949589A JP H0334321 A JPH0334321 A JP H0334321A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- insulating film
- wirings
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
第2図は従来の半導体装置の一例の断面図である。
半導体基板1の上に絶縁M2を設け、その上に1層目の
A1配線3を設け、下層のプラズマ酸化膜4で覆うシリ
カフィルム層8を形成して段差部をなだらかにし、更に
その上に上層プラズマ酸化膜6を設け、1層目A(配線
3に達する開口部を形成して2層目A1配線7を形成す
る。
A1配線3を設け、下層のプラズマ酸化膜4で覆うシリ
カフィルム層8を形成して段差部をなだらかにし、更に
その上に上層プラズマ酸化膜6を設け、1層目A(配線
3に達する開口部を形成して2層目A1配線7を形成す
る。
このような従来の方法では1層目A支配線3による段差
が十分に平坦化されない。
が十分に平坦化されない。
なお、下層及び上層の絶縁膜としてプラズマ窒化膜ある
いはプラズマ酸化窒化膜を用いる場合もある。
いはプラズマ酸化窒化膜を用いる場合もある。
上述した従来の技術では、平坦化のための塗布膜として
シリカフィルムを使用しているが、シリカフィルムは一
度の塗布で厚く塗布すると、ベーク時にクラックが生ず
るため、クラックが入ることなく塗布できる膜厚は0,
1μm程度が限度である。そのため厚さ0.8〜1μm
の金属配線による段差を十分に平坦にすることができな
いと−いう欠点がある。この欠点を補うためシリカフィ
ルムを二度に分けて塗布する方法もあるが、それでも十
分に段差を平坦化することはできない。平坦になるまで
塗布とベークを繰返すことは多大の工数を要するという
欠点がある。
シリカフィルムを使用しているが、シリカフィルムは一
度の塗布で厚く塗布すると、ベーク時にクラックが生ず
るため、クラックが入ることなく塗布できる膜厚は0,
1μm程度が限度である。そのため厚さ0.8〜1μm
の金属配線による段差を十分に平坦にすることができな
いと−いう欠点がある。この欠点を補うためシリカフィ
ルムを二度に分けて塗布する方法もあるが、それでも十
分に段差を平坦化することはできない。平坦になるまで
塗布とベークを繰返すことは多大の工数を要するという
欠点がある。
本発明の半導体装置の製造方法は、半導体基板上の第1
絶縁股上に下層金属配線を形成する工程と、前記下層金
属層を含む全面に第2絶縁膜を形成し、その上に表面が
平坦になるまでの厚さのポリイミド膜を形成する工程と
、前記ポリイミド膜を除去するまで異方性エツチングし
て表面を平坦にする工程と、全面に第3絶縁膜を形成す
る工程と、前記下層金属配線に達する開口部を設ける工
程と、前記開口部を通して前記下層金属配線に接続する
上層金属配線を形成する工程とを含んで構成される。
絶縁股上に下層金属配線を形成する工程と、前記下層金
属層を含む全面に第2絶縁膜を形成し、その上に表面が
平坦になるまでの厚さのポリイミド膜を形成する工程と
、前記ポリイミド膜を除去するまで異方性エツチングし
て表面を平坦にする工程と、全面に第3絶縁膜を形成す
る工程と、前記下層金属配線に達する開口部を設ける工
程と、前記開口部を通して前記下層金属配線に接続する
上層金属配線を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第1図(a)に示すように、半導体基板1の上に
絶縁11g2を設け、その上に厚さ08μmの1層目の
A、&配線3を設ける。下層膜としてプラズマ酸化膜’
A 13 aを1.071rnの厚さに形成する。
絶縁11g2を設け、その上に厚さ08μmの1層目の
A、&配線3を設ける。下層膜としてプラズマ酸化膜’
A 13 aを1.071rnの厚さに形成する。
次に、第1図(b)に示すように、ポリイミド膜5を塗
布して表面を平坦にする。
布して表面を平坦にする。
次に、第1図(c)に示すように、プラズマ酸化膜とポ
リイミド膜との選択比が1:lとなる条件で反応性イオ
ンエツチング法にて全面を異方性エツチングする。
リイミド膜との選択比が1:lとなる条件で反応性イオ
ンエツチング法にて全面を異方性エツチングする。
次に、第1図(d)に示すように、上層のプラズマ酸化
膜を0.8μmの厚さに形成し、通常のホトリソグラフ
ィ技術を用いて1層目Au配線3に達する開口部を設け
、2層目A1配線7を形成する。
膜を0.8μmの厚さに形成し、通常のホトリソグラフ
ィ技術を用いて1層目Au配線3に達する開口部を設け
、2層目A1配線7を形成する。
なお、下層ならびに上層の絶縁膜としてプラズマ酸化膜
の代りにプラズマ窒化膜あるいはプラズマ酸化窒化膜を
用いてもよい。
の代りにプラズマ窒化膜あるいはプラズマ酸化窒化膜を
用いてもよい。
以上説明したように、本発明によれば、金属配線による
段差を簡単な方法と少ない工数とでなくして完全に平坦
化できるという効果が得られる。
段差を簡単な方法と少ない工数とでなくして完全に平坦
化できるという効果が得られる。
第1図は本発明の一実施例を説明するための工程順に示
した断面図、第2図は従来の半導体装置の一例の断面図
である。 1・・・半導体基板、2・・・絶縁膜、3・・・1層目
A(配線、4・・・プラズマ酸化膜、5・・・ポリイミ
ド膜、6・・・プラズマ酸化膜、7・・・2層目AI!
配線、8・・・シリカフィルム層。
した断面図、第2図は従来の半導体装置の一例の断面図
である。 1・・・半導体基板、2・・・絶縁膜、3・・・1層目
A(配線、4・・・プラズマ酸化膜、5・・・ポリイミ
ド膜、6・・・プラズマ酸化膜、7・・・2層目AI!
配線、8・・・シリカフィルム層。
Claims (1)
- 半導体基板上の第1絶縁膜上に下層金属配線を形成する
工程と、前記下層金属層を含む全面に第2絶縁膜を形成
し、その上に表面が平坦になるまでの厚さのポリイミド
膜を形成する工程と、前記ポリイミド膜を除去するまで
異方性エッチングして表面を平坦にする工程と、全面に
第3絶縁膜を形成する工程と、前記下層金属配線に達す
る開口部を設ける工程と、前記開口部を通して前記下層
金属配線に接続する上層金属配線を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949589A JPH0334321A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949589A JPH0334321A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334321A true JPH0334321A (ja) | 1991-02-14 |
Family
ID=15887584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16949589A Pending JPH0334321A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334321A (ja) |
-
1989
- 1989-06-29 JP JP16949589A patent/JPH0334321A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645327A (ja) | 半導体装置の製造方法 | |
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH01112736A (ja) | 厚膜スピンオン・ガラスを使用する半導体装置の製造方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JPH0334321A (ja) | 半導体装置の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0346977B2 (ja) | ||
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS61256727A (ja) | ドライエツチング方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPS6235523A (ja) | 半導体装置の製造方法 | |
| JPH0247853A (ja) | 半導体装置の製造方法 | |
| JPH0322431A (ja) | 半導体集積回路 | |
| JPS59215747A (ja) | 半導体装置の製造方法 | |
| JPH0927492A (ja) | 半導体装置の製造方法 |