JPH0334429A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JPH0334429A JPH0334429A JP16884689A JP16884689A JPH0334429A JP H0334429 A JPH0334429 A JP H0334429A JP 16884689 A JP16884689 A JP 16884689A JP 16884689 A JP16884689 A JP 16884689A JP H0334429 A JPH0334429 A JP H0334429A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- width
- film
- trench
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は半導体装置の配線構造に関し、より詳しくは同
じ配線幅を実現するのに、従来の必要な面積より小さな
面積で済む半導体装置の配線構造に関する。
じ配線幅を実現するのに、従来の必要な面積より小さな
面積で済む半導体装置の配線構造に関する。
［従来の技術］
従来、半導体装置の配線は、平坦な基板上に第３図に示
すように、幅がＬの配線は基板上でＬだけの幅のスペー
スを必要としていた。特に電源ライン（ｖＣＣ９ＧＮＤ
）は配線幅が広く、ＩＣチップの面積の縮小化の妨げに
なっていた。
すように、幅がＬの配線は基板上でＬだけの幅のスペー
スを必要としていた。特に電源ライン（ｖＣＣ９ＧＮＤ
）は配線幅が広く、ＩＣチップの面積の縮小化の妨げに
なっていた。
一方、■配線の段差性と段差形状についての報告がある
（Ｈｏｍｍａ、Ｙ、、Ｔｕｎｅｋａｗａ、Ｓ、、 ”
ＰｌａｎａｒＤｅｐｏｓｉｔｉｏｎ ｏｆ Ａｌｕｍｉ
ｎｕｍ ｂｙ ＲＦ／ＤＣＳｐｕｔｔｅｒｉｎｇｗｉｔ
ｈ ＲＦ Ｂｉａｓ、 ” Ｊ、Ｅｌｅｃｔｒｏｃｈｅ
ｍ、 Ｓｏｃ、、Ｖｏｌ、１３２Ｎｏ、６．ｐｐ 、１
４６６〜１４７２．（１９８５）；Ｂｌｅｃｋ、１．Ａ
、。
（Ｈｏｍｍａ、Ｙ、、Ｔｕｎｅｋａｗａ、Ｓ、、 ”
ＰｌａｎａｒＤｅｐｏｓｉｔｉｏｎ ｏｆ Ａｌｕｍｉ
ｎｕｍ ｂｙ ＲＦ／ＤＣＳｐｕｔｔｅｒｉｎｇｗｉｔ
ｈ ＲＦ Ｂｉａｓ、 ” Ｊ、Ｅｌｅｃｔｒｏｃｈｅ
ｍ、 Ｓｏｃ、、Ｖｏｌ、１３２Ｎｏ、６．ｐｐ 、１
４６６〜１４７２．（１９８５）；Ｂｌｅｃｋ、１．Ａ
、。
“Ｅｖａｐｏｒａｔｉｏｎ Ｆｉｌｍ Ｐｒｏｆｉｌｅ
ｓ ０ｖｅｒ ５ｔｅｐｓ １ｎＳｕｂｓｔｒａｔｅｓ
、 ” Ｔｈ１ｎ ５ｏｌｉｄ Ｆｉｌｍｓ、Ｖｏｌ、
６．ｐｐ、１１３〜１１８． （１９７０）参照） また、■配線パターンの下地となる材料の加工に関する
報告がある（川水ほか、「サブミクロン・ドライプロセ
ス」、「昭和５７年電気四学会連合大会講演論文集３Ｊ
、ｐ、３〜５． （１９８２）参照〉。
ｓ ０ｖｅｒ ５ｔｅｐｓ １ｎＳｕｂｓｔｒａｔｅｓ
、 ” Ｔｈ１ｎ ５ｏｌｉｄ Ｆｉｌｍｓ、Ｖｏｌ、
６．ｐｐ、１１３〜１１８． （１９７０）参照） また、■配線パターンの下地となる材料の加工に関する
報告がある（川水ほか、「サブミクロン・ドライプロセ
ス」、「昭和５７年電気四学会連合大会講演論文集３Ｊ
、ｐ、３〜５． （１９８２）参照〉。
［発明が解決しようとする課題］
ところが、上記■の報告は半導体装置の配線において、
たまたま生じる段差部におけるメタルの被覆シミューレ
ーションに関するもので、また、上記■は、段差を傾斜
をつけてエツチングする技術であり、配線の大部分は、
第３図のように、幅Ｌの配線は基板上でＬだけのスペー
スを必要としていた。
たまたま生じる段差部におけるメタルの被覆シミューレ
ーションに関するもので、また、上記■は、段差を傾斜
をつけてエツチングする技術であり、配線の大部分は、
第３図のように、幅Ｌの配線は基板上でＬだけのスペー
スを必要としていた。
本発明は上記の点を解決しようとするもので、その目的
は、配線幅りを確保しながらも、基板上での必要とする
面積は第３図に示された場合の面積より小さくできる半
導体装置の配線構造を提供することにある。
は、配線幅りを確保しながらも、基板上での必要とする
面積は第３図に示された場合の面積より小さくできる半
導体装置の配線構造を提供することにある。
［課題を解決するための手段］
本発明によれば、半導体基板上に溝を形成し、該溝上に
順次絶縁層、配線層を設けてなり、かつ、配線層は該溝
の少なくとも底部と立上り部を覆う幅を有することを特
徴とする半導体装置の配線構造が提供されるものである
。
順次絶縁層、配線層を設けてなり、かつ、配線層は該溝
の少なくとも底部と立上り部を覆う幅を有することを特
徴とする半導体装置の配線構造が提供されるものである
。
〔作用］
基板に溝を設けその部分に配線領域を設けるために、溝
の深さの分だけ線幅を小さくして配線層を設けることが
できるようになる。
の深さの分だけ線幅を小さくして配線層を設けることが
できるようになる。
［実施例］
次に実施例を挙げて本発明を説明する。
第１図に本発明にかかる半導体装置の配線構造を示す。
第１図において、１は基板、２は溝、３は絶縁層、４は
配線層である。本実施例においては、配線層４は、溝２
と底部２ａと立上り部２ｂと縁部２Ｃとにまたがって形
成されている。すなわち、基板に溝２を設けその部分に
配線領域を設け、溝の深さの分だけ配線を小さくできる
。従って、基板上で同じ配線幅を実現するのに従来必要
であった面積より小さな面積で済ますことができるよう
になる。
配線層である。本実施例においては、配線層４は、溝２
と底部２ａと立上り部２ｂと縁部２Ｃとにまたがって形
成されている。すなわち、基板に溝２を設けその部分に
配線領域を設け、溝の深さの分だけ配線を小さくできる
。従って、基板上で同じ配線幅を実現するのに従来必要
であった面積より小さな面積で済ますことができるよう
になる。
次に本発明の配線構造を形成するプロセスについて説明
する。
する。
まず、Ｓｉ基板１ａ上にＳｉ３Ｎ４膜（窒化膜〉５を形
成する［第２図（ａ）参照］。
成する［第２図（ａ）参照］。
次に、フォトリソグラフィーの技術により８１３Ｎ４膜
５を選択的にエツチングする［第２図（ｂ）参照］この
エツチングのパターンは配線のパターンに相当する。
５を選択的にエツチングする［第２図（ｂ）参照］この
エツチングのパターンは配線のパターンに相当する。
次に、酸化（スチームあるいはパイロジェニック）によ
り酸化膜（Ｓ！Ｏｚ＞６を形成する［第２図（Ｃ）参照
コ。（この酸化は第２図（Ｃ＞における深さＤが〜５ｏ
ｏｏ７Ｓ％になるまで行う。）次いで、Ｓ ｉ ０２膜
６及び５ｉ３Ｎ４５のエツチングを行う（深さ〜５００
０Ａになるまで行う。）［第２図（ｄ）参照］。
り酸化膜（Ｓ！Ｏｚ＞６を形成する［第２図（Ｃ）参照
コ。（この酸化は第２図（Ｃ＞における深さＤが〜５ｏ
ｏｏ７Ｓ％になるまで行う。）次いで、Ｓ ｉ ０２膜
６及び５ｉ３Ｎ４５のエツチングを行う（深さ〜５００
０Ａになるまで行う。）［第２図（ｄ）参照］。
ＰＳＧまたはＢＰＳＧよりなる絶縁層３を形成（厚ざ〜
２５０〇八）後、Ａ１等による配線層４（厚ざ〜６００
０Ａ ＞を形成する［第２図（ｅ）参照］。
２５０〇八）後、Ａ１等による配線層４（厚ざ〜６００
０Ａ ＞を形成する［第２図（ｅ）参照］。
次に、フォトリソグラフィーの技術により配線領域を形
成する。この配線領域は上記で形成した溝２の少なくと
も底部２ａと立上り部２ｂを覆う幅とする［第２図（ｆ
）参照１゜第２図（ｆ）においては縁部２Ｃまで覆うよ
うに配線領域が形成されている。
成する。この配線領域は上記で形成した溝２の少なくと
も底部２ａと立上り部２ｂを覆う幅とする［第２図（ｆ
）参照１゜第２図（ｆ）においては縁部２Ｃまで覆うよ
うに配線領域が形成されている。
第２図（ｆ＞のように形成された配線層は、従来しだけ
必要であった配線が１ （＜Ｌ）で済むようになり、
配線の面積を従来より小ざくすることができ、ＩＣチッ
プの面積の縮小が可能となった。
必要であった配線が１ （＜Ｌ）で済むようになり、
配線の面積を従来より小ざくすることができ、ＩＣチッ
プの面積の縮小が可能となった。
［発明の効果］
以上の説明で明らかなように本発明の配線構造により、
基板上での配線に要する面積を従来より小ざくすること
ができ、ＩＣチップの面積の縮小化（寄与することがで
きる。
基板上での配線に要する面積を従来より小ざくすること
ができ、ＩＣチップの面積の縮小化（寄与することがで
きる。
第１図は本発明に係る半導体装置の配線構造を示す断面
説明図、第２図（ａ）〜第２図（ｆ＞は本発明の配線構
造を形成する際のプロセスの例を示す断面説明図、第３
図は従来の半導体装置の配線構造を示す断面説明図であ
る。 １・・・基板、１ａ・・・３ｉ基板、２・・・溝、２ａ
・・・底部、２ｂ・・・立上り部、２Ｃ・・・縁部、３
・・・絶縁層、４・・・配線層、 ５・・・Ｓｉ３Ｎ４膜（窒化ＩＩＩ）、６・・・ＳｉＯ
２膜（ｉ１！化膜）。
説明図、第２図（ａ）〜第２図（ｆ＞は本発明の配線構
造を形成する際のプロセスの例を示す断面説明図、第３
図は従来の半導体装置の配線構造を示す断面説明図であ
る。 １・・・基板、１ａ・・・３ｉ基板、２・・・溝、２ａ
・・・底部、２ｂ・・・立上り部、２Ｃ・・・縁部、３
・・・絶縁層、４・・・配線層、 ５・・・Ｓｉ３Ｎ４膜（窒化ＩＩＩ）、６・・・ＳｉＯ
２膜（ｉ１！化膜）。
Claims (1)
- 半導体基板上に溝を形成し、該溝上に順次絶縁層、配線
層を設けてなり、かつ、配線層は該溝の少なくとも底部
と立上り部を覆う幅を有することを特徴とする半導体装
置の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16884689A JPH0334429A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16884689A JPH0334429A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334429A true JPH0334429A (ja) | 1991-02-14 |
Family
ID=15875623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16884689A Pending JPH0334429A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334429A (ja) |
-
1989
- 1989-06-30 JP JP16884689A patent/JPH0334429A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0334429A (ja) | 半導体装置の配線構造 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS62262441A (ja) | 半導体装置の製造方法 | |
| JP3079530B2 (ja) | 半導体装置 | |
| KR940003222B1 (ko) | Mlr 구조를 이용한 아이소레이션 버즈 비크의 제거방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| KR100312983B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63271957A (ja) | 多層配線形成方法 | |
| JPH03257925A (ja) | 配線パターンの形成方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH09213929A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS6377164A (ja) | 電界効果トランジスタ | |
| JPS6336546A (ja) | 半導体装置の配線構造体およびその製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS6386451A (ja) | 半導体装置 | |
| KR970013196A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| JPS6242435A (ja) | 電極形成方法 | |
| JPH03178150A (ja) | 半導体装置及びその製造方法 |