JPS6377164A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6377164A JPS6377164A JP22287886A JP22287886A JPS6377164A JP S6377164 A JPS6377164 A JP S6377164A JP 22287886 A JP22287886 A JP 22287886A JP 22287886 A JP22287886 A JP 22287886A JP S6377164 A JPS6377164 A JP S6377164A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- gate
- semiconductor substrate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界効果トランジスタに関し、特にそのゲ
ート形成に関するものである。
ート形成に関するものである。
第２図は従来の電界効果トランジスタのゲート電極の形
成プロセスを示す断面図であり、図において、１は半導
体基板、ｌａは半導体基板１の表面に形成されたリセス
溝、２はレジスト、２ａはレジスト２に開けられたレジ
スト窓、３はゲート金属、３ａはゲート電極である。
成プロセスを示す断面図であり、図において、１は半導
体基板、ｌａは半導体基板１の表面に形成されたリセス
溝、２はレジスト、２ａはレジスト２に開けられたレジ
スト窓、３はゲート金属、３ａはゲート電極である。
次にこの形成プロセスを順を追って説明する。
半導体基Ｆｉ１の上にレジスト２を塗布し、これに対し
リソグラフィーを行いゲート電極を形成したい部分にレ
ジスト窓２ａを開ける（第２図ａ）。次いでレジスト窓
２ａを通して半導体基板１のエツチングを行い、リセス
溝１ａを形成する（第２図ｂ）。
リソグラフィーを行いゲート電極を形成したい部分にレ
ジスト窓２ａを開ける（第２図ａ）。次いでレジスト窓
２ａを通して半導体基板１のエツチングを行い、リセス
溝１ａを形成する（第２図ｂ）。
次いでゲート金属３を堆積させ、ゲート電極３ａを形成
する（第２図Ｃ）。次いでレジスト２を溶剤で溶かして
、不要なゲート金属３を半導体基板１から分離する（第
２図ｄ）。以上でゲートの形成プロセスが完了する。
する（第２図Ｃ）。次いでレジスト２を溶剤で溶かして
、不要なゲート金属３を半導体基板１から分離する（第
２図ｄ）。以上でゲートの形成プロセスが完了する。
電界効果トランジスタダで高周波信号を増巾する場合、
ゲート長は短かい方が性能が向上する。しかし、従来の
電界効果トランジスタのゲート形成プロセスは以上のよ
うであったため、ゲート長の短かいゲートの形成のため
には、巾の狭いレジスト窓をリソグラフィーで開けるこ
とが必要で、リソグラフィーに使用する光の波長と同等
あるいはそれ以下の巾のレジスト窓を開けようとすると
分解能の点で非常に難しいという問題点があった。
ゲート長は短かい方が性能が向上する。しかし、従来の
電界効果トランジスタのゲート形成プロセスは以上のよ
うであったため、ゲート長の短かいゲートの形成のため
には、巾の狭いレジスト窓をリソグラフィーで開けるこ
とが必要で、リソグラフィーに使用する光の波長と同等
あるいはそれ以下の巾のレジスト窓を開けようとすると
分解能の点で非常に難しいという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、コンタクトマスク方式に代表される従来と同
じような量産性のあるリソグラフィ一方法を用いながら
、従来よりもよりゲート長の短かい電界効果トランジス
タを得ることを目的とする。
たもので、コンタクトマスク方式に代表される従来と同
じような量産性のあるリソグラフィ一方法を用いながら
、従来よりもよりゲート長の短かい電界効果トランジス
タを得ることを目的とする。
この発明に係る電界効果トランジスタは、その製造過程
において、半導体基板上に絶縁膜を堆積させ、これにゲ
ート電極を形成する部分に穴をあけ、この穴を通し半導
体基板をエツチングして半導体基板表面に溝を形成し、
これらの穴および溝の両側面にさらに絶縁膜を形成し、
この絶縁膜の間に金属を堆積させてゲート電極を形成し
たものである。
において、半導体基板上に絶縁膜を堆積させ、これにゲ
ート電極を形成する部分に穴をあけ、この穴を通し半導
体基板をエツチングして半導体基板表面に溝を形成し、
これらの穴および溝の両側面にさらに絶縁膜を形成し、
この絶縁膜の間に金属を堆積させてゲート電極を形成し
たものである。
この発明においては、ゲート形成過程において、リソグ
ラフィー技術の分解能の限界でその実現可能な最小中を
制限される絶縁膜の穴および半導体基板表面の溝に対し
、リソグラフィー後にこれらの側面にさらに絶縁膜を形
成し、実効的にこれらの穴や溝の巾を細くしてからゲー
ト金属を堆積させるため、最終的に得られるゲート電極
のゲート長はリソグラフィー技術の分解能による限界よ
りも短かいものが実現する。
ラフィー技術の分解能の限界でその実現可能な最小中を
制限される絶縁膜の穴および半導体基板表面の溝に対し
、リソグラフィー後にこれらの側面にさらに絶縁膜を形
成し、実効的にこれらの穴や溝の巾を細くしてからゲー
ト金属を堆積させるため、最終的に得られるゲート電極
のゲート長はリソグラフィー技術の分解能による限界よ
りも短かいものが実現する。
以下、この発明の一実施例を図について説明する。第１
図において、１は半導体基板、１ａは半導体基板１表面
に形成したリセス溝、２はレジスト、２ａはレジスト２
に開けたレジスト窓、１１は絶縁膜、ｌｌａは絶縁ＩＮ
１１に開けた絶縁膜穴、１２は第２層絶縁膜、１２ａ
は第２層絶縁膜１２の必要部分だけを残した絶縁膜サイ
ドウオール、１３はゲート金属、１３ａはゲート金属１
３の最終的に電極となるゲート電極、１４はゲート形成
レジスト、１４ａはゲート形成レジスト１４をリソグラ
フィーして得られたレジストゲートパターンである。
図において、１は半導体基板、１ａは半導体基板１表面
に形成したリセス溝、２はレジスト、２ａはレジスト２
に開けたレジスト窓、１１は絶縁膜、ｌｌａは絶縁ＩＮ
１１に開けた絶縁膜穴、１２は第２層絶縁膜、１２ａ
は第２層絶縁膜１２の必要部分だけを残した絶縁膜サイ
ドウオール、１３はゲート金属、１３ａはゲート金属１
３の最終的に電極となるゲート電極、１４はゲート形成
レジスト、１４ａはゲート形成レジスト１４をリソグラ
フィーして得られたレジストゲートパターンである。
次にその形成プロセスを順を追って説明する。
半導体基板１上に絶縁膜１１を堆積させ、さらにレジス
ト２を塗布する（第１図ａ）。続いてリソグラフィーを
行なってゲート形成部分にレジスト窓２ａを開ける（第
１図ｂ）。続いて絶縁膜１１のエツチングを行なうと、
レジストの無いレジスト窓２ａの下の絶縁膜だけがエツ
チングされ、絶縁膜穴１１ａが開けられる（第１図Ｃ）
。次に不要となったレジスト２を溶剤で除去する（第１
図ｄ）、次に絶縁膜穴１１を通して半導体基板１のエツ
チングを行ないリセス溝１ａを形成する（第１図ｅ）。
ト２を塗布する（第１図ａ）。続いてリソグラフィーを
行なってゲート形成部分にレジスト窓２ａを開ける（第
１図ｂ）。続いて絶縁膜１１のエツチングを行なうと、
レジストの無いレジスト窓２ａの下の絶縁膜だけがエツ
チングされ、絶縁膜穴１１ａが開けられる（第１図Ｃ）
。次に不要となったレジスト２を溶剤で除去する（第１
図ｄ）、次に絶縁膜穴１１を通して半導体基板１のエツ
チングを行ないリセス溝１ａを形成する（第１図ｅ）。
続いて第２層絶縁膜１２を堆積させる。（第１図ｆ）。
次に方向性エツチングを用いて第２層絶縁膜１２をエツ
チングすると、絶縁膜１１およびリセス溝１ａの側壁部
分に堆積した第２ｒｆｉ絶縁膜だけが縦方向の厚さが厚
いので絶縁膜サイドウオール１２ａとして残る（第１図
ｇ）０次いでゲート金属１３を堆積させ、さらにその上
にゲート形成レジスト１４を塗布する（第１図ｈ）。続
いてリソグラフィーによりレジストゲートパターン１４
ａを残す（第１図ｉ）。
チングすると、絶縁膜１１およびリセス溝１ａの側壁部
分に堆積した第２ｒｆｉ絶縁膜だけが縦方向の厚さが厚
いので絶縁膜サイドウオール１２ａとして残る（第１図
ｇ）０次いでゲート金属１３を堆積させ、さらにその上
にゲート形成レジスト１４を塗布する（第１図ｈ）。続
いてリソグラフィーによりレジストゲートパターン１４
ａを残す（第１図ｉ）。
次にゲート金属１３のエツチングをして、レジストゲー
トパターン１４ａの外側の部分のゲート金属を除去し、
不要となったレジスト１４ａ も溶剤で除去してゲート
電極１３ａを形成する。
トパターン１４ａの外側の部分のゲート金属を除去し、
不要となったレジスト１４ａ も溶剤で除去してゲート
電極１３ａを形成する。
このように、最初に形成される穴および溝はリソグラフ
ィー技術における分解能の限界でその実現可能な最小巾
を制限されるが、そこに絶縁膜サイドウオールを形成す
ることにより、最終的に得れらる穴および溝の巾はその
制限を受けず、従来よりもゲート長の短い電界効果トラ
ンジスタを形成することが可能となる。
ィー技術における分解能の限界でその実現可能な最小巾
を制限されるが、そこに絶縁膜サイドウオールを形成す
ることにより、最終的に得れらる穴および溝の巾はその
制限を受けず、従来よりもゲート長の短い電界効果トラ
ンジスタを形成することが可能となる。
なお、上記実施例では、絶縁膜のサイドウオール１２ａ
形成後すぐにゲート金属１３の堆積を行っているが、サ
イドウオール１２ａ形成時に使用する方向性エツチング
は半導体基板１にダメージを与えるので、このダメージ
を受けた部分を取り除くために、サイドウオール１２ａ
形成後に半導体基板１表面をエツチングしてもよい。
形成後すぐにゲート金属１３の堆積を行っているが、サ
イドウオール１２ａ形成時に使用する方向性エツチング
は半導体基板１にダメージを与えるので、このダメージ
を受けた部分を取り除くために、サイドウオール１２ａ
形成後に半導体基板１表面をエツチングしてもよい。
以上のように、この発明によれば、半導体基板上に堆積
させた絶縁膜に開けた穴および半導体基板表面に形成し
たリセス溝の巾を、後にこれらの側面にさらに絶縁膜を
堆積させ狭めてからゲート電極の形成を行なうようにし
たため、リソグラフィー技術の分解能の制限を受けるこ
となく、従来と同じ量産性のあるリソグラフィー技術を
用いながら、従来よりもさらにゲート長の短かい高性能
な電界効果トランジスタを得られる効果がある。
させた絶縁膜に開けた穴および半導体基板表面に形成し
たリセス溝の巾を、後にこれらの側面にさらに絶縁膜を
堆積させ狭めてからゲート電極の形成を行なうようにし
たため、リソグラフィー技術の分解能の制限を受けるこ
となく、従来と同じ量産性のあるリソグラフィー技術を
用いながら、従来よりもさらにゲート長の短かい高性能
な電界効果トランジスタを得られる効果がある。
第１図はこの発明の一実施例による電界効果トランジス
タのゲート形成過程を示す断面図、第２図は従来の電界
効果トランジスタのゲート形成過程を示す断面図である
。 図中、１は半導体基板、１ａはリセス溝、２はレジスト
、２ａはレジスト窓、１１は絶縁膜、ｌｌａは絶縁膜穴
、１２は第２Ｗ１絶縁膜、１２ａは絶縁膜サイドウオー
ル、１３はゲート金属、１３ａはゲート電極、１４はゲ
ート形成レジスト、１４ａは□レジストゲートパターン
である。 なお、図中、同一符号は同−又は相当部分を示す。
タのゲート形成過程を示す断面図、第２図は従来の電界
効果トランジスタのゲート形成過程を示す断面図である
。 図中、１は半導体基板、１ａはリセス溝、２はレジスト
、２ａはレジスト窓、１１は絶縁膜、ｌｌａは絶縁膜穴
、１２は第２Ｗ１絶縁膜、１２ａは絶縁膜サイドウオー
ル、１３はゲート金属、１３ａはゲート電極、１４はゲ
ート形成レジスト、１４ａは□レジストゲートパターン
である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体基板上部にゲート電極を有する電界効果ト
ランジスタにおいて、 上記ゲート電極は、上記半導体基板上に絶縁膜を堆積さ
せてこれに穴を開け、該穴の下の上記半導体基板をエッ
チングして該半導体基板表面に溝を形成し、上記絶縁膜
の穴および半導体基板表面の溝の両側面にさらに絶縁膜
を形成し、該絶縁膜の間に金属を堆積させて形成された
ものであることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22287886A JPS6377164A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22287886A JPS6377164A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6377164A true JPS6377164A (ja) | 1988-04-07 |
Family
ID=16789300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22287886A Pending JPS6377164A (ja) | 1986-09-19 | 1986-09-19 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6377164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105540A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-09-19 JP JP22287886A patent/JPS6377164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105540A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6377164A (ja) | 電界効果トランジスタ | |
| JP3165712B2 (ja) | 半導体装置の製造方法 | |
| JPS6377163A (ja) | 電界効果トランジスタ | |
| JPS58184764A (ja) | 集積回路装置 | |
| JPH05299440A (ja) | 半導体装置の製造方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| JPH036814A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| KR930010670B1 (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| KR0163742B1 (ko) | T형 게이트의 형성방법 | |
| JPH046838A (ja) | Ｔ型オフセットゲートの形成方法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS62217671A (ja) | 電界効果型トランジスタの製造方法 | |
| KR20000067445A (ko) | 반도체소자의 듀얼 게이트산화막 형성방법 | |
| JPH02208945A (ja) | 半導体装置の製造方法 | |
| JPH04171815A (ja) | 半導体装置のコンタクト孔の形成方法 | |
| JPH03203247A (ja) | 半導体トランジスタの製造方法 | |
| JPS6113629A (ja) | 半導体装置の製造方法 | |
| JPH0346340A (ja) | 半導体装置の製造方法 | |
| JPS59224179A (ja) | 半導体素子の製造方法 | |
| JPH03246950A (ja) | トランジスタのゲート電極の製造方法 |