JPH0334868A - プリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の］］的］ （産業上の利用分野） 本発明はプリンタ装置におけるドツトパターンの拡大／
縮小に用いて好適なプリンタ制御装置に関する。

（従来の技術） 従来、プリンタ制御装置において、ドツトパターンの拡
大／縮小をハードウェアで実現する場合には、第２図に
示すような拡大／縮小回路が用いられる。第２図におい
て、１１は文字のドツトパターンを発生する文字パター
ン発生器である。１２はドツトパターンの拡大あるいは
縮小の倍率を設定するための倍率設定レジスタである。

１３は倍率設定レジスタ１２の内容に応じて加算を行う
加算器である。１４は加算器１３の出力をラッチするラ
ッチ回路である。

このような構成において、例えば倍率設定レジスタ１２
が４ビットで払大時とする。倍率設定レジスタ１２が４
ビツトであるため、拡大倍率は１６／ｎ（ｎ−１〜１６
）で指定される。例えば４倍拡大時はｎ＝４であり、人
力１ドツトに対し、加算器１３のキャリーが発生するま
で、ドツトが出力される。すなわち、ｎ＝４のとき、加
算器１３の出力は、４．８．１２、φ（キャリー発生）
となり、４ドツトが出力されることになる。また、縮小
時は、加算器１３のキャリーが発生するまで、ドツトを
出力しないことで実現される。

このように、ハードウェアによる補間なしの単純拡大／
縮小の倍率は、倍率設定レジスタ１２の有効ビット長で
決定される。ここで、上記の例において、例えば］、５
倍拡大というようなイづ効ビット長に合わない倍率指定
があった場合、従来、以下のような方法で処理していた
。

すなわち、プリンタ制御装置のファームウェアが有効ビ
ット長に基づいて丸め処理を実行し、そのときの指定に
近い倍率を決定するというものである。例えば有効ビッ
ト長が４ビツトの場合には、１．５倍拡大の指定に対し
、ｎ＝１１として、１、４５　（１６／１　］、、）倍
が実際の倍率になる。

（発明が解決しようとする課題） 」−記したように、従来、拡大／縮小回路の有効ビット
長に合わない倍率指定では、指定文字サイズと出力文字
サイズとに誤差か生じ、特に有効ビット長が小さい場合
において、その誤差が大きくなる欠点があった。この場
合、を効ビット長を大きくすれば、誤差を少なくするこ
とができるか、ハードウェアコストが高くなる問題があ
る。

本発明は上記のような点に鑑みなされたもので、ドツト
パターンの拡大／縮小をハードウェアで実現する場合に
おいて、安価な構成にて、拡大／縮小回路の有効ピッ１
〜長によって生じる指定文字サイズと出力文字サイズと
の誤差を少なくすることのできるプリンタ制御装置を提
供することを目的とする。

［発明の構成１ （課題を解決するための手段） すなわち、本発明は、ドツトパターンを拡大／縮小する
拡大／縮小回路を備えたプリンタ制御装置において、指
定された文字イ）〜率に応じて、拡大／縮小回路の有効
ビット長によって決定される拡大倍率及び縮小倍率の紹
み合わせを設定し、この倍率組み合せに基づいてドツト
パターンを拡大／縮小するものである。

（作用） 上記のような構成によれば、拡大と縮小を組み合わせて
、指定された倍率に近付けることにより、拡大／縮小回
路の有効ビット長を大きくする等のハードウェアの変更
を必要とせずに、指定文字サイズと出力文字サイズとの
誤差を少なくすることができる。

（実施例） 以Ｆ、図面を参照して本発明の一実施例に係るプリンタ
制御装置を説明する。

第１図はプリンタ装置に用いられるプリンタ制御装置の
回路構成を示すブロック図である。＠１図において、２
１はこの装置全体の制御を司るマイクロプロセッサ（Ｍ
ＰＵ）である。２２はフォントデータに基づいて文字の
ドツトパターンを発生する文字パターン発生器である。

２３は指定されたサイズで、ドツトパターンを拡大ある
いは縮小する拡大／縮小回路である。

２４は拡大／縮小回路２３で処理されたデータ（拡大あ
るいは縮小された文字パターン）を−時記憶するバッフ
ァメモリである。２５は印刷データを格納するビットマ
ツプメモリである。２６は拡大／縮小回路２３、バッフ
ァメモリ２４、ビットマツプメモリ２５間で文字パター
ンを転送するビット転送回路である。２７はプリンタ装
置とのインターフェイスを司るプリンタインターフェイ
スであり、ビットマツプメモリ２５上の印刷データをプ
リンタ装置に転送する。

次に、同実施例の動作を説明する。

ここでは、図示せぬホストコンピュータからの指定によ
り、文字パターンを拡大する場合を想定して説明する。

今、拡大／縮小回路２３の有効ビット長か４ビツトで、
１．５倍拡大の指定があったとする。ごのの場合、倍率
の設定は、１６／ｎあるいはｎ　／　１６（ｎ−１〜１
６）となる。マイクロブロセッ→ノー２１は、指定倍率
が１．５　（３／２）であることから、以下のような計
算式により、８倍拡大と３／１６倍縮小を用いて１，５
倍拡大を実現する方法を選択する。

具体的に説明すると、マイクロプロセッサ２１は、まず
、文字パターン発生器２２を通じてフォントブタに応じ
た文字パターンを生成し、これを拡大／縮小回路２３に
出力する。このどき、マイクロプロセッサ２１は、拡大
／縮小回路２３にパラメータｎとして「２」をセットし
、拡大を指定する。拡大／縮小回路２３は、このセット
された拡大パラメータｎｆ、４ついて、文字パターンを
８倍（］　６／２）に拡大する。このようにして８倍拡
大された文字パターンは、マイクロプロセッサ２１の指
示により、ビット転送回路２６を通じてバッファメモリ
２４に転送される。マイクロプロセッサ２１は、この文
字パターンをバッファメモリ２４に記憶させる。

次に、マイクロプロセッサ２１は、バッファメモリ２４
を転送元として、拡大／縮小回路２３に文字パターン（
８倍拡大された文字パターン）を転送する。このとき、
マイクロプロセッサ２１は、拡大／縮小回路２３にパラ
メータｎとして「３」をセットし、縮小を指定する。拡
大／縮小回路２３は、このセットされた縮小パラメータ
ｎに基づいて、文字パターンを３／１６倍に縮小する。

このようにして３／１６倍に縮小された文字パターンは
、マイクロプロセッサ２１の指示により、ビット転送１
！！Ｈ各２６を通じてビットマツプメモリ２５に転送さ
れる。

マイクロプロセッサ２１は、この文字パターンをビット
マツプメモリ２５に記憶させる。

これにより、ビットマツプメモリ２５には、結果として
１．５倍に拡大された文字パターンが格納されることに
なる。

このように、本発明は、−時記憶の容量内で、拡大と縮
小を組み合わせて、指定された倍率に近付けるものであ
る。したがって、上記の例のように、拡大／縮小回路の
有効ビット長に合わない倍率指定があっても、有効ビッ
ト長を大きくする等のハードウェアの変更を必要とせず
に、指定文字サイズと出力文字サイズとの誤差を少なく
することができる。

［発明の効果］ 以上のように本発明によれば、拡大と縮小を組み合わせ
て、指定された倍率に近付けるようにしたため、安価な
構成にて、拡大／縮小回路の有効ビット長によって生じ
る指定文字サイズと出力文字サイズとの誤差を少なくす
ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は従来の拡大／縮小回路の構成を示すブロ
ック図である。 ２１・・・マイクロプロセッサ、２２・・・文字パター
ン発生器、２３・・拡大／縮小回路、２４・バッファメ
モリ、２５・・・ビットマツプメモリ、２Ｇ・・・ビッ
ト転送回路、２７・・・プリンタインターフェイス。

Claims (1)

1. 【特許請求の範囲】 ドットパターンを拡大／縮小する拡大／縮小回路を備え
   たプリンタ制御装置において、 指定された文字倍率に応じて、上記拡大／縮小回路の有
   効ビット長によって決定される拡大倍率及び縮小倍率の
   組み合わせを設定し、この倍率組み合せに基づいてドッ
   トパターンを拡大／縮小することを特徴とするプリンタ
   制御装置。