JPH0334910Y2 - - Google Patents
Info
- Publication number
- JPH0334910Y2 JPH0334910Y2 JP8006485U JP8006485U JPH0334910Y2 JP H0334910 Y2 JPH0334910 Y2 JP H0334910Y2 JP 8006485 U JP8006485 U JP 8006485U JP 8006485 U JP8006485 U JP 8006485U JP H0334910 Y2 JPH0334910 Y2 JP H0334910Y2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- hybrid
- package
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000001816 cooling Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Casings For Electric Apparatus (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案はハイブリツドICパツケージの構造に
係り、特にパツケージの中央部に比較的大径の貫
通孔を備えたハイブリツドIC用の多目的パツケ
ージに関する。
係り、特にパツケージの中央部に比較的大径の貫
通孔を備えたハイブリツドIC用の多目的パツケ
ージに関する。
近年、半導体装置の多用による電子装置の小型
化が著しいが、この電子装置の小型化に反比例し
て半導体装置、特にハイブリツドICが大規模大
型化する傾向にある。従つて、電子装置の限られ
たスペースに、ハイブリツドICをプリント配線
板に実装して多数収納することは困難になつてき
ている。
化が著しいが、この電子装置の小型化に反比例し
て半導体装置、特にハイブリツドICが大規模大
型化する傾向にある。従つて、電子装置の限られ
たスペースに、ハイブリツドICをプリント配線
板に実装して多数収納することは困難になつてき
ている。
本考案の目的は、電子装置等の限られたスペー
ス内に比較的大型のハイブリツドICを多数収納
できると共に、それらハイブリツドICの入出力
用配線、冷却等を容易にするハイブリツドIC用
のパツケージを提供することにある。
ス内に比較的大型のハイブリツドICを多数収納
できると共に、それらハイブリツドICの入出力
用配線、冷却等を容易にするハイブリツドIC用
のパツケージを提供することにある。
本考案になるハイブリツドICパツケージは、
半導体素子等を搭載する面の略中央部に穿設した
孔を有する絶縁性基板と、前記基板上に装着した
際に中心が前記基板の孔と一致しかつ該孔と略同
径の孔を有するカバーと、前記基板の孔と前記カ
バーの孔とを連結する筒状体とからなり、前記基
板、カバーおよび筒状体の互に接触する部分は気
密封止されることを特徴とする。
半導体素子等を搭載する面の略中央部に穿設した
孔を有する絶縁性基板と、前記基板上に装着した
際に中心が前記基板の孔と一致しかつ該孔と略同
径の孔を有するカバーと、前記基板の孔と前記カ
バーの孔とを連結する筒状体とからなり、前記基
板、カバーおよび筒状体の互に接触する部分は気
密封止されることを特徴とする。
以下、本考案の一実施例につき、図面を参照し
て説明する。
て説明する。
第１図は本考案になるハイブリツドICパツケ
ージの平面図であり、第２図は第１図に−線
で示した箇所の側断面図である。両図において、
１は剛性を有するセラミツク、表面を絶縁コーテ
イングした金属板等の絶縁性基板であり、この基
板１の中央部には比較的大径の孔２が穿設されて
いる。この孔２の大きさは後述する用途によつて
適宜定められるものであり、また形状は円形、多
角形等いずれでもよいが、製作上円形が好まし
い。基板１上には、厚膜または薄膜により所望の
配線パターンを形成した膜配線板３が接着等さ
れ、この膜配線板３には所要の各種半導体素子等
４がマウントされるが、これらは本考案の要旨と
するところではない。５は前記基板１の孔２と
ほゞ同径もしくは同形状の孔６を中央に穿設した
カバーであり、このカバー５の端面７は基板１上
に半田付け等される。８は前記基板１の孔２と前
記カバー５の孔６とを連結する筒状体であつて、
基板１の孔２と同じ内径を有し、一端９は基板１
に当接され、他端１０はカバー５の孔６に係合さ
れ、半田付け等によつて気密封止されている。な
お、基板１とカバー５を筒状体８を用いて連結す
る構造としては、図示のもの以外にも種々考えら
れるが、要は基板１の孔２とカバー５の孔６を連
結し得て、その接続部を気密封止できる構成であ
ればよい。
ージの平面図であり、第２図は第１図に−線
で示した箇所の側断面図である。両図において、
１は剛性を有するセラミツク、表面を絶縁コーテ
イングした金属板等の絶縁性基板であり、この基
板１の中央部には比較的大径の孔２が穿設されて
いる。この孔２の大きさは後述する用途によつて
適宜定められるものであり、また形状は円形、多
角形等いずれでもよいが、製作上円形が好まし
い。基板１上には、厚膜または薄膜により所望の
配線パターンを形成した膜配線板３が接着等さ
れ、この膜配線板３には所要の各種半導体素子等
４がマウントされるが、これらは本考案の要旨と
するところではない。５は前記基板１の孔２と
ほゞ同径もしくは同形状の孔６を中央に穿設した
カバーであり、このカバー５の端面７は基板１上
に半田付け等される。８は前記基板１の孔２と前
記カバー５の孔６とを連結する筒状体であつて、
基板１の孔２と同じ内径を有し、一端９は基板１
に当接され、他端１０はカバー５の孔６に係合さ
れ、半田付け等によつて気密封止されている。な
お、基板１とカバー５を筒状体８を用いて連結す
る構造としては、図示のもの以外にも種々考えら
れるが、要は基板１の孔２とカバー５の孔６を連
結し得て、その接続部を気密封止できる構成であ
ればよい。
第３図は、上述のごとく構成されたハイブリツ
ドICパツケージ２０を狭隘なスペースに複数個
（２０〜２０o）装着した場合の側断面図である。
本考案になるパツケージ２０は剛性を有する基板
１を使用しているので、一旦プリント配線板に実
装する必要はなく、例えばブラケツト（図示せ
ず）等を用いて基板１を電子装置等の収納容器壁
３０に直接取付けることができるので、限られた
スペース内に多数収納することができる。そして
このように積重ねた状態にした場合、特に高電力
ハイブリツドIC等の発熱量が多いパツケージの
場合は放熱が問題となるが、本考案になるパツケ
ージ２０は中央部に貫通孔１０を設けたので、こ
の貫通孔１０を用いて強制空冷を行うか、また貫
通孔１０内にパイプ（図示せず）を挿通して液冷
することができる。
ドICパツケージ２０を狭隘なスペースに複数個
（２０〜２０o）装着した場合の側断面図である。
本考案になるパツケージ２０は剛性を有する基板
１を使用しているので、一旦プリント配線板に実
装する必要はなく、例えばブラケツト（図示せ
ず）等を用いて基板１を電子装置等の収納容器壁
３０に直接取付けることができるので、限られた
スペース内に多数収納することができる。そして
このように積重ねた状態にした場合、特に高電力
ハイブリツドIC等の発熱量が多いパツケージの
場合は放熱が問題となるが、本考案になるパツケ
ージ２０は中央部に貫通孔１０を設けたので、こ
の貫通孔１０を用いて強制空冷を行うか、また貫
通孔１０内にパイプ（図示せず）を挿通して液冷
することができる。
第４図は、第３図のごとく装着したハイブリツ
ドICの入出力用配線を施した場合の側断面図で
ある。図から明らかなように、各ハイブリツド
ICパツケージ２０〜２０oから取り出された配線
３１は、それぞれのパツケージ２０〜２０oの貫
通孔１０内を通して外部に引出すことができるの
で、特にスペースに制約のある電子装置の場合に
有効である。なお、個々のハイブリツドICパツ
ケージ２０〜２０oの入出力信号は、例えば基板
１にポスト状のリード端子３２を植設し、この端
子３２に配線３１を接続することによつて入出力
することができる。
ドICの入出力用配線を施した場合の側断面図で
ある。図から明らかなように、各ハイブリツド
ICパツケージ２０〜２０oから取り出された配線
３１は、それぞれのパツケージ２０〜２０oの貫
通孔１０内を通して外部に引出すことができるの
で、特にスペースに制約のある電子装置の場合に
有効である。なお、個々のハイブリツドICパツ
ケージ２０〜２０oの入出力信号は、例えば基板
１にポスト状のリード端子３２を植設し、この端
子３２に配線３１を接続することによつて入出力
することができる。
本考案になるハイブリツドICパツケージの構
造は、剛性を有する基板を使用すると共に、パツ
ケージの中央部に比較的大径の貫通孔を設けたの
で、限られたスペース内に多数のパツケージを積
重ねて収納することが出来ると共に、該貫通孔を
利用したハイブリツドICの入出力用配線や強制
空冷、液冷等を行うことができ、多目的に用いる
ことができる。
造は、剛性を有する基板を使用すると共に、パツ
ケージの中央部に比較的大径の貫通孔を設けたの
で、限られたスペース内に多数のパツケージを積
重ねて収納することが出来ると共に、該貫通孔を
利用したハイブリツドICの入出力用配線や強制
空冷、液冷等を行うことができ、多目的に用いる
ことができる。
第１図は本考案になるハイブリツドICパツケ
ージの構造を示す平面図、第２図は第１図に−
線で示した箇所の縦断面図、第３図および第４
図は本考案になるハイブリツドICパツケージの
利用例を示す一部裁断側面図であつて、前者は冷
却に利用した場合を示し後者は入出力信号用配線
に利用した場合を示す。 １……基板、２，６……孔、５……カバー、８
……筒状体、２０〜２０o……ハイブリツドICパ
ツケージ。
ージの構造を示す平面図、第２図は第１図に−
線で示した箇所の縦断面図、第３図および第４
図は本考案になるハイブリツドICパツケージの
利用例を示す一部裁断側面図であつて、前者は冷
却に利用した場合を示し後者は入出力信号用配線
に利用した場合を示す。 １……基板、２，６……孔、５……カバー、８
……筒状体、２０〜２０o……ハイブリツドICパ
ツケージ。
Claims (1)
- 半導体素子等を搭載する面の略中央部に穿設し
た孔を有する絶縁性基板と、前記基板上に装着し
た際に中心が前記基板の孔と一致しかつ該孔と略
同径の孔を有するカバーと、前記基板の孔と前記
カバーの孔とを連結する筒状体とからなり、前記
基板、カバーおよび筒状体の互に接触する部分は
気密封止されることを特徴とするハイブリツド
ICパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006485U JPH0334910Y2 (ja) | 1985-05-30 | 1985-05-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8006485U JPH0334910Y2 (ja) | 1985-05-30 | 1985-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61196538U JPS61196538U (ja) | 1986-12-08 |
| JPH0334910Y2 true JPH0334910Y2 (ja) | 1991-07-24 |
Family
ID=30625564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8006485U Expired JPH0334910Y2 (ja) | 1985-05-30 | 1985-05-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334910Y2 (ja) |
-
1985
- 1985-05-30 JP JP8006485U patent/JPH0334910Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61196538U (ja) | 1986-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0334910Y2 (ja) | ||
| JPS6025909Y2 (ja) | 半導体装置 | |
| JPS63167782U (ja) | ||
| JPS58182435U (ja) | 半導体素子の外付け端子構造 | |
| JPH0217854U (ja) | ||
| JPS5822745U (ja) | フラツトパツケ−ジタイプｉｃのマウント基板 | |
| JPH0325244U (ja) | ||
| JPH0448661U (ja) | ||
| JPS63136378U (ja) | ||
| JPS5895052U (ja) | 半導体装置 | |
| JPS6027438U (ja) | 混成集積回路装置 | |
| JPS59177972U (ja) | 印刷配線基板装置 | |
| JPH0327094U (ja) | ||
| JPS61201493A (ja) | 混成集積回路 | |
| JPS5956751U (ja) | 電源バス | |
| JPS5872845U (ja) | 半導体装置 | |
| JPS6226050U (ja) | ||
| JPS5860941U (ja) | モジユ−ル | |
| JPS6249290U (ja) | ||
| JPS60119773U (ja) | プリント配線基板 | |
| JPS60236283A (ja) | 電子回路基板 | |
| JPH01121969U (ja) | ||
| JPS63188960U (ja) | ||
| JPS63197334U (ja) | ||
| JPS61109168U (ja) |