JPH0335505A - チップｒネットワークの製造方法 - Google Patents
チップｒネットワークの製造方法Info
- Publication number
- JPH0335505A JPH0335505A JP1170728A JP17072889A JPH0335505A JP H0335505 A JPH0335505 A JP H0335505A JP 1170728 A JP1170728 A JP 1170728A JP 17072889 A JP17072889 A JP 17072889A JP H0335505 A JPH0335505 A JP H0335505A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- electrode
- film
- dried
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000001035 drying Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 3
- 239000002003 electrode paste Substances 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 11
- 230000000740 bleeding effect Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、絶縁基板面に複数個の電極膜とこの電極膜に
接続される複数個の抵抗膜とを形成してなるチップＲネ
ットワークの製造方法に関する。
接続される複数個の抵抗膜とを形成してなるチップＲネ
ットワークの製造方法に関する。
（従来の技術）
従来のチップＲネットワークは、例えば第５図に示すよ
うに構成されている。
うに構成されている。
すなわち、このチップＲネットワーク２１は、アルミナ
等の方形の絶縁基板２２の対向する両端縁に複数個の電
極膜２３．２４がそれぞれ形成され、この対向する電極
膜２３．２４間にまたがって複数個の抵抗膜２５がそれ
ぞれ形成されたものである。
等の方形の絶縁基板２２の対向する両端縁に複数個の電
極膜２３．２４がそれぞれ形成され、この対向する電極
膜２３．２４間にまたがって複数個の抵抗膜２５がそれ
ぞれ形成されたものである。
このような構成を有するチップＲネットワーク２１は、
例えば電極膜２３，２４が先に形成され、そののちに抵
抗膜２５が形成される。電極膜２３゜２４は例えばＡｇ
、Ａｇ−Ｐｄ等の電極ペーストが咀１１され、焼成さ
れて形成される。抵抗１１２５は例えば酸化ルテニウム
等の抵抗ペーストが印刷され、焼成されて形成される。
例えば電極膜２３，２４が先に形成され、そののちに抵
抗膜２５が形成される。電極膜２３゜２４は例えばＡｇ
、Ａｇ−Ｐｄ等の電極ペーストが咀１１され、焼成さ
れて形成される。抵抗１１２５は例えば酸化ルテニウム
等の抵抗ペーストが印刷され、焼成されて形成される。
（発明が解決しようとする課題）
上記のような構成のチップＲネットワーク２Ｉにおいて
、絶縁基板２２面に複数個の抵抗膜２５を高密度に配置
しようとすると、電極膜間および抵抗膜間のギャップを
小さくしなければならない。
、絶縁基板２２面に複数個の抵抗膜２５を高密度に配置
しようとすると、電極膜間および抵抗膜間のギャップを
小さくしなければならない。
ところが、それらのギャップをあまり小さくしすぎると
、印刷時の電極ペーストあるいは抵抗ペーストのにじみ
により隣接する電極膜間あるいは抵抗膜間で短絡が生じ
る。そのため、必然的にチップＲネットワーク２１の小
型化に制約を受けるという問題かあった。
、印刷時の電極ペーストあるいは抵抗ペーストのにじみ
により隣接する電極膜間あるいは抵抗膜間で短絡が生じ
る。そのため、必然的にチップＲネットワーク２１の小
型化に制約を受けるという問題かあった。
本発明はこのような課題に鑑みてなされたものであって
、電極ペーストあるいは抵抗ペーストの印刷時のにじみ
を防止することにより、−層の小型化を可能にしたチッ
プＲネットワークの製造方法を提供することを目的とし
ている。
、電極ペーストあるいは抵抗ペーストの印刷時のにじみ
を防止することにより、−層の小型化を可能にしたチッ
プＲネットワークの製造方法を提供することを目的とし
ている。
（課題を解決するための手段）
このような目的を達成するために、本発明のチップＲネ
ットワークの製造方法においては、絶縁基板面に形成さ
れる電極膜と電極膜との間あるいは抵抗膜と抵抗膜との
間にあらかじめ絶縁ペーストを印刷して乾燥するととも
に、その乾燥した絶縁ペーストの両側に電極膜あるいは
抵抗膜を印刷し乾燥して絶縁ペーストと電極膜あるいは
抵抗膜とを同時に焼成し、さらに抵抗膜と抵抗膜との間
あるいは電極膜と電極膜との間にあらかじめ絶縁ペース
トを印刷して乾燥するとともに、その乾燥した絶縁ペー
ストの両側に抵抗膜あるいは電極膜を印刷し乾燥して絶
縁ペーストと抵抗膜あるいは電極膜とを同時に焼成する
ことを特徴としている。
ットワークの製造方法においては、絶縁基板面に形成さ
れる電極膜と電極膜との間あるいは抵抗膜と抵抗膜との
間にあらかじめ絶縁ペーストを印刷して乾燥するととも
に、その乾燥した絶縁ペーストの両側に電極膜あるいは
抵抗膜を印刷し乾燥して絶縁ペーストと電極膜あるいは
抵抗膜とを同時に焼成し、さらに抵抗膜と抵抗膜との間
あるいは電極膜と電極膜との間にあらかじめ絶縁ペース
トを印刷して乾燥するとともに、その乾燥した絶縁ペー
ストの両側に抵抗膜あるいは電極膜を印刷し乾燥して絶
縁ペーストと抵抗膜あるいは電極膜とを同時に焼成する
ことを特徴としている。
（作用）
あらかじめ絶縁ペーストを印刷して乾燥し、この乾燥し
た絶縁ペーストの両側に電極ペーストおよび抵抗ペース
トを印刷するようにしたので、絶縁ペーストが堰堤を形
成することになって電極ペーストおよび抵抗ペーストの
印刷時のにじみが防止される。
た絶縁ペーストの両側に電極ペーストおよび抵抗ペース
トを印刷するようにしたので、絶縁ペーストが堰堤を形
成することになって電極ペーストおよび抵抗ペーストの
印刷時のにじみが防止される。
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
まず、第１図に示すように、アルミナ等の方形の絶縁基
板１面の、あとで形成する電極膜と電極膜との間に位置
する部分および抵抗膜と抵抗膜との間に位置する部分に
あらかじめグレーズ等からなる絶縁ペースト２を印刷し
て乾燥する。この乾燥した絶縁ペースト２の膜厚はｔ／
ｉｔｏμｍのオーダで、あとで印刷する電極ペーストの
膜厚よりも幾分厚くなるように形成される。
板１面の、あとで形成する電極膜と電極膜との間に位置
する部分および抵抗膜と抵抗膜との間に位置する部分に
あらかじめグレーズ等からなる絶縁ペースト２を印刷し
て乾燥する。この乾燥した絶縁ペースト２の膜厚はｔ／
ｉｔｏμｍのオーダで、あとで印刷する電極ペーストの
膜厚よりも幾分厚くなるように形成される。
ついで、第２図に示すようｊこ、絶縁基板１面の対向す
る両端縁の絶縁ペースト２に隣接する位置にＡｇ 、Ａ
ｇ−Ｐｄ等の電極ペースト３，４を印刷し乾燥して絶縁
ペースト２と同時に焼成し電極膜３゛ 、４°を形成す
る。絶縁ペースト２は絶縁膜２° となる。そして、第
３図に示すように絶縁基板１面のあとで形成する抵抗膜
と抵抗膜との間に位置する部分に再度グレーズ等からな
る絶縁ペースト５を印刷して乾燥する。この絶縁ペース
ト５はその下に絶縁１１２°が存在しているため、堰堤
を形成するのに十分な高さとなる。
る両端縁の絶縁ペースト２に隣接する位置にＡｇ 、Ａ
ｇ−Ｐｄ等の電極ペースト３，４を印刷し乾燥して絶縁
ペースト２と同時に焼成し電極膜３゛ 、４°を形成す
る。絶縁ペースト２は絶縁膜２° となる。そして、第
３図に示すように絶縁基板１面のあとで形成する抵抗膜
と抵抗膜との間に位置する部分に再度グレーズ等からな
る絶縁ペースト５を印刷して乾燥する。この絶縁ペース
ト５はその下に絶縁１１２°が存在しているため、堰堤
を形成するのに十分な高さとなる。
引きつづいて、第４図に示すように絶縁基板１面の絶縁
ペースト５に隣接し、かつ、対向する電極膜３° 、４
゛間にまたがる位置にそれぞれ酸化ルテニウム等の抵抗
ペースト６を印刷し乾燥して、絶縁ペースト５と同時に
焼成し、抵抗膜６′を形成する。絶縁ペースト５は絶縁
膜５′ となる。
ペースト５に隣接し、かつ、対向する電極膜３° 、４
゛間にまたがる位置にそれぞれ酸化ルテニウム等の抵抗
ペースト６を印刷し乾燥して、絶縁ペースト５と同時に
焼成し、抵抗膜６′を形成する。絶縁ペースト５は絶縁
膜５′ となる。
そして、最後に必要に応じて、電極膜３°、４の端縁部
分が露出するようにして絶縁基板１面の略全域にグレー
ズを印刷し焼成して保護膜（図示していない。）を形成
する。
分が露出するようにして絶縁基板１面の略全域にグレー
ズを印刷し焼成して保護膜（図示していない。）を形成
する。
なお、上記の実施例において、電極膜３” 、４と抵抗
膜６′ とはその形成順序を逆にしてもよい。また、電
極膜３’ 、４’ と抵抗膜６゛の形状および配置パタ
ーンについても上記の実施例のものに限定されない。ま
た、電極膜３°、４° と抵抗膜６゛の形成順序を逆に
する場合には、電極膜と電極膜との間に位置する部分に
２度目の絶縁ペースト５を印刷することになる。また、
絶縁ペーストは焼成すると収縮してその高さが低くなる
ため、２度目の絶縁ペーストの印刷が必要となるが、２
度目の絶縁ペーストを印刷する位置には上記実施例のよ
うに必ずしもその下に最初の絶縁ペーストを印刷、焼成
・しておく必要はない。要は、電極ペーストおよび抵抗
ペーストの印刷の都度、それらのにじみを防止するため
の堰堤を形成する乾燥された状態の絶縁ペーストが存在
しておればよいのである。
膜６′ とはその形成順序を逆にしてもよい。また、電
極膜３’ 、４’ と抵抗膜６゛の形状および配置パタ
ーンについても上記の実施例のものに限定されない。ま
た、電極膜３°、４° と抵抗膜６゛の形成順序を逆に
する場合には、電極膜と電極膜との間に位置する部分に
２度目の絶縁ペースト５を印刷することになる。また、
絶縁ペーストは焼成すると収縮してその高さが低くなる
ため、２度目の絶縁ペーストの印刷が必要となるが、２
度目の絶縁ペーストを印刷する位置には上記実施例のよ
うに必ずしもその下に最初の絶縁ペーストを印刷、焼成
・しておく必要はない。要は、電極ペーストおよび抵抗
ペーストの印刷の都度、それらのにじみを防止するため
の堰堤を形成する乾燥された状態の絶縁ペーストが存在
しておればよいのである。
（発明の効果）
以上説明したことから明らかなように本発明によれば、
電極ペーストおよび抵抗ペーストを印刷するときに、乾
燥された状態の絶縁ペーストが存在していることから、
その絶縁ペーストが堰堤を形成することになって電極ペ
ーストおよび抵抗ペーストの印刷時のにじみが防止でき
、その結果、電極膜および抵抗膜が高密度に配置できる
ようになって、チップＲネットワークの一層の小型化が
可能となる。
電極ペーストおよび抵抗ペーストを印刷するときに、乾
燥された状態の絶縁ペーストが存在していることから、
その絶縁ペーストが堰堤を形成することになって電極ペ
ーストおよび抵抗ペーストの印刷時のにじみが防止でき
、その結果、電極膜および抵抗膜が高密度に配置できる
ようになって、チップＲネットワークの一層の小型化が
可能となる。
第１図〜第４図は本発明のチップＲネットワークの製造
方法を説明するための絶縁基板の平面図、第５図は従来
のチップＲネットワークの製造方法を説明するための絶
縁基板の平面図である。 ■・・・絶縁基板、２・・・絶縁ペースト、２゛・・・
絶縁膜、３．４・・・電極ペースト、３゛ 、４°・・
・電極膜、５・・・絶縁ペースト、５°・・・絶縁膜、
６・・・抵抗ペースト、６°・・・抵抗膜。
方法を説明するための絶縁基板の平面図、第５図は従来
のチップＲネットワークの製造方法を説明するための絶
縁基板の平面図である。 ■・・・絶縁基板、２・・・絶縁ペースト、２゛・・・
絶縁膜、３．４・・・電極ペースト、３゛ 、４°・・
・電極膜、５・・・絶縁ペースト、５°・・・絶縁膜、
６・・・抵抗ペースト、６°・・・抵抗膜。
Claims (1)
- （１）絶縁基板面に複数個の電極膜とこの電極膜に接続
される複数個の抵抗膜とを形成してなるチップＲネット
ワークの製造方法であって、 絶縁基板面に形成される電極膜と電極膜との間あるいは
抵抗膜と抵抗膜との間にあらかじめ絶縁ペーストを印刷
して乾燥するとともに、 その乾燥した絶縁ペーストの両側に電極膜あるいは抵抗
膜を印刷し乾燥して絶縁ペーストと電極膜あるいは抵抗
膜とを同時に焼成し、 さらに抵抗膜と抵抗膜との間あるいは電極膜と電極膜と
の間にあらかじめ絶縁ペーストを印刷し乾燥するととも
に、 その乾燥した絶縁ペーストの両側に抵抗膜あるいは電極
膜を印刷し乾燥して絶縁ペーストと抵抗膜あるいは電極
膜とを同時に焼成することを特徴とするチップＲネット
ワークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170728A JPH0335505A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170728A JPH0335505A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335505A true JPH0335505A (ja) | 1991-02-15 |
Family
ID=15910294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170728A Pending JPH0335505A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103392A (zh) * | 2013-04-10 | 2014-10-15 | 珠海扬智电子科技有限公司 | 排阻器 |
-
1989
- 1989-06-30 JP JP1170728A patent/JPH0335505A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103392A (zh) * | 2013-04-10 | 2014-10-15 | 珠海扬智电子科技有限公司 | 排阻器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP2002353001A (ja) | 厚膜型チップ抵抗器 | |
| JP3126131B2 (ja) | 角板型チップ抵抗器 | |
| JPH08236302A (ja) | チップ型抵抗器の構造 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0335506A (ja) | チップｒネットワークの製造方法 | |
| JP3121325B2 (ja) | チップ型抵抗器の構造 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JP3104690B2 (ja) | 角板型チップ抵抗器の製造方法 | |
| JP2000348914A (ja) | ネットワーク電子部品 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2000021613A (ja) | チップ型抵抗器の製造方法 | |
| JPH08213202A (ja) | 抵抗器 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JPH077102U (ja) | 固定抵抗器 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JP2585679B2 (ja) | 抵抗器における基板の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JPH0631101U (ja) | 固定抵抗器 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPH0428206A (ja) | 角形チップ抵抗器の製造方法 |