JPH0335506A - チップｒネットワークの製造方法 - Google Patents
チップｒネットワークの製造方法Info
- Publication number
- JPH0335506A JPH0335506A JP1170729A JP17072989A JPH0335506A JP H0335506 A JPH0335506 A JP H0335506A JP 1170729 A JP1170729 A JP 1170729A JP 17072989 A JP17072989 A JP 17072989A JP H0335506 A JPH0335506 A JP H0335506A
- Authority
- JP
- Japan
- Prior art keywords
- films
- electrode
- film
- resistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、絶縁基板面に複数個の電極膜とこの電極膜に
接続される複数個の抵抗膜とを形成してす＋−１：ｆ＋
−、−／ ｎ ４−、 ｔ ｒ−ｗ −ｊｑ ７７％
−１’＆ｈ −４＝ 神＋ −１１＋１ Ｊ−４（従来
の技術） 従来のチップＲネットワークは、例えば第４図に示すよ
うに構成されている。すなわち、このチップＲネットワ
ーク２１は、アルミナ等の方形の絶縁基板２２の対向す
る両端縁に複数個の電極２３゜２４がそれぞれ形成され
、この対向する電極２３゜２４間にまたがって複数個の
抵抗膜２５がそれぞれ形成されたものである。
接続される複数個の抵抗膜とを形成してす＋−１：ｆ＋
−、−／ ｎ ４−、 ｔ ｒ−ｗ −ｊｑ ７７％
−１’＆ｈ −４＝ 神＋ −１１＋１ Ｊ−４（従来
の技術） 従来のチップＲネットワークは、例えば第４図に示すよ
うに構成されている。すなわち、このチップＲネットワ
ーク２１は、アルミナ等の方形の絶縁基板２２の対向す
る両端縁に複数個の電極２３゜２４がそれぞれ形成され
、この対向する電極２３゜２４間にまたがって複数個の
抵抗膜２５がそれぞれ形成されたものである。
このような構成を有するチップＲネットワーク２１は、
例えば電極２３．２４が先に形成され、そののちに抵抗
膜２５が形成される。電極２３゜２４は例えばＡｇ 、
Ａｇ−Ｐｄ等の電極ペーストが印刷され、焼成されて形
成される。抵抗膜２５は例えば酸化ルテニウム等の抵抗
ペーストが印刷され、焼成されて形成される。
例えば電極２３．２４が先に形成され、そののちに抵抗
膜２５が形成される。電極２３゜２４は例えばＡｇ 、
Ａｇ−Ｐｄ等の電極ペーストが印刷され、焼成されて形
成される。抵抗膜２５は例えば酸化ルテニウム等の抵抗
ペーストが印刷され、焼成されて形成される。
（発明が解決しようとする課題）
上記のような構成のチップ長ネットワーク２！において
、絶縁基板２２面に複数個の抵抗膜２５を高密度に配置
しようとすると、電極膜間およびＩｒ１．ｂｅＢ日ハ４
ビ、−戸＋−，１，５／１ＪｌｌＪＬｋＪｊｆｉｆｉ、
＋Ｊ＊Ｉｌｌところが、それらのギャップをあまり小さ
くしすぎると、印刷時の電極ペーストあるいは抵抗ペー
ストのにじみにより隣接する電極膜間あるいは抵抗膜間
で短絡が生じる。そのため、必然的にチップＲネットワ
ーク２１の小型化に制約を受けるという問題があった。
、絶縁基板２２面に複数個の抵抗膜２５を高密度に配置
しようとすると、電極膜間およびＩｒ１．ｂｅＢ日ハ４
ビ、−戸＋−，１，５／１ＪｌｌＪＬｋＪｊｆｉｆｉ、
＋Ｊ＊Ｉｌｌところが、それらのギャップをあまり小さ
くしすぎると、印刷時の電極ペーストあるいは抵抗ペー
ストのにじみにより隣接する電極膜間あるいは抵抗膜間
で短絡が生じる。そのため、必然的にチップＲネットワ
ーク２１の小型化に制約を受けるという問題があった。
本発明はこのような課題に鑑みてなされたものであって
、電極ペーストあるいは抵抗ペーストの印刷時のにじみ
を防止することにより、−層の小型化を可能にしたチッ
プＲネットワークの製造方法を提供することを目的とし
ている。
、電極ペーストあるいは抵抗ペーストの印刷時のにじみ
を防止することにより、−層の小型化を可能にしたチッ
プＲネットワークの製造方法を提供することを目的とし
ている。
（課題を解決するための手段）
このような目的を達成するために本発明のチップＲネッ
トワークの製造方法においては、絶縁基板面に形成され
る電極膜と電極膜との間あるいは抵抗膜と抵抗膜との間
、あるい電極膜と抵抗膜との間にあらかじめ絶縁材料か
らなる堰堤を形成し、そののちにその堰堤の両側に電極
膜、抵抗膜、あるいは電極膜と抵抗膜とを形成するよう
にしたことを特徴としている。
トワークの製造方法においては、絶縁基板面に形成され
る電極膜と電極膜との間あるいは抵抗膜と抵抗膜との間
、あるい電極膜と抵抗膜との間にあらかじめ絶縁材料か
らなる堰堤を形成し、そののちにその堰堤の両側に電極
膜、抵抗膜、あるいは電極膜と抵抗膜とを形成するよう
にしたことを特徴としている。
（作用）
あらかじめ絶縁材料からなる堰堤を形成し、この堰堤の
両側に電極膜、抵抗膜、あるいは電極膜と抵抗膜とを形
成するようにしたので、その堰堤に阻止されて電極ペー
ストあるいは抵抗ペーストの印刷時ににじみが生じない
。
両側に電極膜、抵抗膜、あるいは電極膜と抵抗膜とを形
成するようにしたので、その堰堤に阻止されて電極ペー
ストあるいは抵抗ペーストの印刷時ににじみが生じない
。
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
まず、第１図に示すように、アルミナ等の方形の絶縁基
板１面にあとで形成する電゛極膜と電極膜との間および
抵抗膜と抵抗膜との間にあらかじめグレーズを印刷し、
焼成して複数個の堰堤２を形成する。この堰堤２の膜厚
は数１０μｍのオーダで、あとで印刷する電極ペースト
および抵抗ペーストの膜厚よりも幾分厚く形成されてお
ればよい。
板１面にあとで形成する電゛極膜と電極膜との間および
抵抗膜と抵抗膜との間にあらかじめグレーズを印刷し、
焼成して複数個の堰堤２を形成する。この堰堤２の膜厚
は数１０μｍのオーダで、あとで印刷する電極ペースト
および抵抗ペーストの膜厚よりも幾分厚く形成されてお
ればよい。
ついで、第２図に示すように、絶縁基板１而の対向する
両端縁の堰堤２に隣接する位置にＡｇ。
両端縁の堰堤２に隣接する位置にＡｇ。
Ａｇ−Ｐｄ等の電極ペーストを印刷し焼成して複数個の
電極膜３．４をそれぞれを形成する。
電極膜３．４をそれぞれを形成する。
そして、第３図に示すように絶縁基板１面の堰堤２に隣
接し、かつ、対向する電極膜３．４間にまたがる位置に
それぞれ酸化ルテニウム等の抵抗ペーストを印刷し焼成
して複数個の抵抗膜５を形成する。
接し、かつ、対向する電極膜３．４間にまたがる位置に
それぞれ酸化ルテニウム等の抵抗ペーストを印刷し焼成
して複数個の抵抗膜５を形成する。
そして、最後に必要に応じて、電極膜３，４の端縁部分
が露出するようにして絶縁基板１面の略全域にグレーズ
を印刷し焼成して保護膜（図示していない。）を形成す
る。
が露出するようにして絶縁基板１面の略全域にグレーズ
を印刷し焼成して保護膜（図示していない。）を形成す
る。
なお１、上記の実施例において、電極膜３．４と抵抗１
１ｉ５とはその形成順序を逆にしてもよい。また、電極
膜３，４と抵抗膜５の形状および配置パターンについて
も上記の実施例のものに限定されるものではない。また
、電極膜３．４と抵抗膜５の形状、配置パターンによっ
ては、必ずしもその両方に堰堤を形成する必要はなく、
電極膜と電極膜との間のみ、抵抗膜と抵抗膜との間のみ
、あるいは電極膜と抵抗膜との間のみに堰堤を形成する
ようにしてもよい。さらには、堰堤２は合成樹脂等の他
の絶縁材料で形成するようにしてもよい。
１ｉ５とはその形成順序を逆にしてもよい。また、電極
膜３，４と抵抗膜５の形状および配置パターンについて
も上記の実施例のものに限定されるものではない。また
、電極膜３．４と抵抗膜５の形状、配置パターンによっ
ては、必ずしもその両方に堰堤を形成する必要はなく、
電極膜と電極膜との間のみ、抵抗膜と抵抗膜との間のみ
、あるいは電極膜と抵抗膜との間のみに堰堤を形成する
ようにしてもよい。さらには、堰堤２は合成樹脂等の他
の絶縁材料で形成するようにしてもよい。
（発明の効果）
以上説明したことから明らかなように本発明によれば、
電極膜あるいは抵抗膜を形成する前にあらかじめ堰堤を
形成するようにしたから、電極ペーストあるいは抵抗ペ
ーストの印刷時のにじみが防止でき、その結果、抵抗膜
が高密度に配置できるようになってチップＲネットワー
クの一層の小型化が可能となる。
電極膜あるいは抵抗膜を形成する前にあらかじめ堰堤を
形成するようにしたから、電極ペーストあるいは抵抗ペ
ーストの印刷時のにじみが防止でき、その結果、抵抗膜
が高密度に配置できるようになってチップＲネットワー
クの一層の小型化が可能となる。
第１図〜第３図は本発明のチップＲネットワークの製造
方法を説明するための絶縁基板の平面図である。 第４図は従来のチップＲネットワークの製造方法を説明
するための絶縁基板の平面図である。 ｌ・・・絶縁基板、２・・・堰堤、３，４・・・電極膜
、５・・・抵抗膜。
方法を説明するための絶縁基板の平面図である。 第４図は従来のチップＲネットワークの製造方法を説明
するための絶縁基板の平面図である。 ｌ・・・絶縁基板、２・・・堰堤、３，４・・・電極膜
、５・・・抵抗膜。
Claims (1)
- （１）絶縁基板面に複数個の電極膜とこの電極膜に接続
される複数個の抵抗膜とを形成してなるチップＲネット
ワークの製造方法であって、 絶縁基板面に形成される電極膜と電極膜との間、抵抗膜
と抵抗膜との間、あるいは電極膜と抵抗膜との間にあら
かじめ絶縁材料からなる堰堤を形成し、 そののちにその堰堤の両側に電極膜、抵抗膜、あるいは
電極膜と抵抗膜とを形成するようにしたことを特徴とす
るチップＲネットワークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170729A JPH0335506A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170729A JPH0335506A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335506A true JPH0335506A (ja) | 1991-02-15 |
Family
ID=15910311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170729A Pending JPH0335506A (ja) | 1989-06-30 | 1989-06-30 | チップｒネットワークの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332706A (ja) * | 2006-08-29 | 2006-12-07 | Kyocera Corp | 電子部品 |
-
1989
- 1989-06-30 JP JP1170729A patent/JPH0335506A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332706A (ja) * | 2006-08-29 | 2006-12-07 | Kyocera Corp | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0335506A (ja) | チップｒネットワークの製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPH0335505A (ja) | チップｒネットワークの製造方法 | |
| JPH10256001A (ja) | チップ電子部品 | |
| KR19990014806A (ko) | 멀티 엘리먼트형 칩 디바이스 및 그 제조방법 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH08213202A (ja) | 抵抗器 | |
| JPH0864403A (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP3226401B2 (ja) | 複合電子部品 | |
| JPH077102U (ja) | 固定抵抗器 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
| JPH06314601A (ja) | Ｎｔｃサーミスタ | |
| JPH0897018A (ja) | チップ型抵抗器の製造方法 | |
| JP2585679B2 (ja) | 抵抗器における基板の製造方法 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH09139555A (ja) | セラミック基板とその製造装置 | |
| JPS61192564A (ja) | サ−マルプリントヘツドの製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JPH04121708U (ja) | チツプｒネツトワーク | |
| JPH1126203A (ja) | 抵抗器およびその製造方法 | |
| JPH0497501A (ja) | 抵抗器及びその製造方法 | |
| JP2694843B2 (ja) | チップ型可変抵抗器における基板片の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 |