JPH0335694B2

JPH0335694B2 -

Info

Publication number: JPH0335694B2
Application number: JP58027129A
Authority: JP
Inventors: Hawaado Haatangu Maikeru; Patoritsuku Nooran Kenesu
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-02-23
Filing date: 1983-02-22
Publication date: 1991-05-29
Also published as: US4533996A; JPS58158757A

Description

【発明の詳細な説明】〔本発明の分野〕本発明はデータ処理システムに関し、具体的に
はホストを有し、かつ複数のゲスト（guest）オ
ペレーテイング・システム及びホスト・オペレー
テイング・システムを有する複数の仮想計算機に
関する。

〔本発明の背景〕

多重処理の一助として、多くのホストは仮想計
算機と呼ばれるものを使用する。仮想計算機はま
たゲストとも呼ばれる。ゲストは、独立した計算
機としてそれ自体のオペレーテイング・システム
及び機能を有する。そのようなホストの構成は中
応プロセツサ、ハードウエア及びマイクロコード
を有するレベル０アーキテクチヤーを含む。ホス
ト・オペレーテイング・システム及びゲスト・オ
ペレーテイング・システムは、それらの中央プロ
セツサ、ハードウエア及びマイクロコードの上に
存在している。ハードウエアはキヤツシユ、計算
機構、プログラム状況ワード、メイン・メモリな
どの当技術分野で知られるハードウエアを含んで
いる。ホストのためのレベル１アーキテクチヤー
は、システム制御プログラム、及び前記の中央処
理ハードウエア及びマイクロコードと共に動作す
る主記憶装置を含む。レベル１はホスト・コント
ロールを含み、このホスト・コントロールはそれ
自体のオペレーテイング・システムを含む。レベ
ル２は、それぞれのオペレーテイング・システム
を有する仮想計算機の全てを含む。レベル３は、
それぞれの仮想計算機におけるユーザーの全てを
含む。ホスト又はゲストに対する全ての入出力動
作は、ホスト・オペレーテイング・システムによ
つて遮断され、全ての周辺制御は、仮想計算機の
それぞれに対してホスト・オペレーテイング・シ
ステムの介入を必要とする。換言すれば、全ての
周辺動作は、仮想計算機ベースというよりもホス
ト・ベースというべきである。システムの統一性
を維持し、かつゲストの入出力動作によるホス
ト・オペレーテイング・システムの介入を最小に
するため、仮想計算機を能動化して、直接周辺シ
ステムにアクセスすることが望まれる。

前述した仮想計算機を使用する環境では、ペー
ジング兼スワツピング記憶システムが、コンピユ
ータ命令のプログラム及びホスト・オペレーテイ
ング・システム及びゲストに関連づけることので
きる制御データを記憶する。更に、他の入出力装
置も、仮想計算機環境における動作を設定しかつ
継続させるため、ページング兼スワツピング動作
を処理するために設けられた機構と類似した機構
を介して、仮想計算機へ接続される。ページング
及びスワツピングの性質は重要であるから、この
点を中心として、仮想計算機環境における周辺シ
ステムへ本発明を適用した場合を説明する。

入出力動作は、典型的には指令の連鎖（IO連
鎖）として処理される。それぞれの指令連鎖は、
通常、１つの源（例えばホスト・オペレーテイン
グ・システム又はゲストの１つ）に関連してい
る。そのような周辺連鎖（又は入出力連鎖）は、
周辺システムによつて記憶される（又は処理され
る）データのために、周辺システムによる論理ア
ドレス及び物理アドレスの発生を含む。例えば、
周辺システム（テープ記憶システムであつてよ
い）は、ホストから受取られたデータ信号を信号
ブロツクへ配列するため、論理値及び物理値へ割
当てる。ホストは、そのような割当てられた値を
検索して、信号ブロツクの位置を決定するため、
又はエラー回復のために使用することができる。
バツフア付きの周辺システムの場合、指令連鎖の
実行中に割当てられた論理値及び物理値は、周辺
システムにおける各種のデータ・バツフアの現在
の状態を指定することができる。

ホストによつて実行される他の周辺制御は、指
令連鎖内で使用可能な指令の種類を制限すること
である。例えば、周知のモード・セツト指令はシ
ステム制御（SC）ビツトを含むことができる。
このSCビツトは、指令連鎖中で後に生じる指令
が監視型であるかどうかを表示する。監視型の指
令であれば、各種の周辺装置の論理区分のような
周辺システム動作の変化を生じ、多重通路再接
続、バツフアからのデータ消去などに関して、周
辺システム制御機構の動作について、オペレータ
の制御メツセージが得られる。そのようなSC制
御は、指令連鎖の持続中のみ、及び指令の種類を
制限するモード・セツト指令が受取られた後に生
じる指令についてのみ継続する。周辺システムの
中には、エラー回復領域において、低い能力を有
するホストを高い能力を有するホストへエミユレ
ートさせるものがある。例えば、米国特許第
3721961号において、エラー回復のために、第１
クラスのCPUが周辺システムの動作を介して、
第２クラスのCPUへエミユレートされる。上記
の機能の全ては、非常に多様なデータ処理動作を
実現するが、種々のゲスト・オペレーテイング・
システムを有する仮想システムを、周辺システム
によつて効率的に適合化させる手段が望まれる。

〔本発明の要約〕

本発明の目的は、複数のゲストを有するホスト
へ取付可能な周辺システムを提供することである
が、この周辺システムは、ホストが各種のゲスト
周辺動作を監視することを最少にしつつ、システ
ムの統一性を維持するようにしてゲストを適合化
する。

本発明の１つの局面に従えば、ホストによつて
周辺システムへ送られつつある各指令連鎖につい
て、連鎖の源がゲストであるかホスト・オペレー
テイング・システムであるかを示す標識が設けら
れる。周辺システムは、ホスト動作源指示指令に
応答して、それぞれの指令に含まれた表示に従つ
て、周辺システム内で指令を変換しかつ実行する
第１の手段を有する。第２の手段は、指令の連鎖
内でゲスト・オペレーテイング・システムを指令
の源として表示する標識に応答して、ゲストの標
識及びそれぞれの指令の中に含まれる標識に従つ
て、周辺システム内でそれら指令を実行するが、
その指令の実行は、ゲストの標識に従つてホスト
の指令の実行から変更される。そのような制御
は、ゲストによつて周辺システムへなされる制御
を制限するのみならず、オペレーシヨンを調整し
て、ゲスト・オペレーテイング・システムの割当
てられた特性を適合化する働きをする。

本発明の特別の局面において、周辺システム
は、キヤツシユとキヤツシユ及びバツキング・ス
トアの間でデータを移動させる手段とを有するデ
ータ記憶システムである。周辺指令は、ホスト・
オペレーテイング・システムと複数のゲスト・オ
ペレーテイング・システムを有するホストから来
る一連の指令の中で受取られる。周辺システムは
登録簿を有し、この登録簿は、バツキング・スト
アにおいて登録簿によつて示されたデータ記憶位
置の１つに関連したデータを記憶するために現在
割振られているキヤツシユ中のデータ記憶位置を
示す。周辺システムはホストからの信号を受取り
かつ記憶するが、この信号は、ゲスト・オペレー
テイング・システムに関連づけることのできる所
定の仮想アドレスを使用して、上記バツキング・
ストアのアドレス可能なデータ記憶位置の１つへ
アクセスするため、一連の指令が上記オペレーテ
イング・システムの１つから周辺データ記憶シス
テムへ送られることを示す。特に、周辺システム
は、指令の各種の連鎖と時間的にインタリーブさ
れる一連の指令として、ホストから指令を受取
る。しかし、それぞれの受取られた指令につい
て、周辺システムは、受取られた指令が指令の所
与のシリーズにおける指令であるかどうかを決定
するため、記憶された信号を検査する。受取られ
た指令が指令の所与のシリーズにない時、周辺シ
ステムは何らの変更を加えず受取られた指令を実
行し、かつ記憶された信号も検査しない。受取ら
れた指令が、ゲスト・オペレーテイング・システ
ムから生じた指令のシリーズの１つである時、周
辺システムは記憶された信号を検査し、その信号
に従つて受取られた指令の実行を変更する。実施
例において、変更はバツキング・ストアのアドレ
スを調整することによつて行われ、ホストによつ
てゲストへ割当てられたデータ記憶位置の或る範
囲に対して物理アクセスが能動化され、指令され
たデータ記憶位置に対し適当なアクセスが周辺シ
ステムによつてなされたかどうかを検査するた
め、仮想アドレスが使用される。

〔実施例の説明〕

ここで第１図を参照すると、ホスト１１は、通
常の入出力接続１２を介して周辺システム１０へ
接続される。ホスト１１はホスト・オペレーテイ
ング・システム（HOS）１３を含み、HOS１３
は複数の仮想計算機１４をサポートする。それぞ
れの仮想計算機（VM０からVM４までとして示
される）は、ゲスト・オペレーテイング・システ
ム（GOS０からGOS４まで）を含む。更に、ホ
スト・オペレーテイング・システムは入出力シス
テム（IOS）１５を含む。IOS１５は仮想計算機
及びHOS１３をハードウエアCPU１７にある１
群のチヤネルへ接続する。それによつて、周辺シ
ステム１０に対する通信手段が与えられる。仮想
計算機の各々は、IOS１５を介してチヤネルへの
論理接続１８を有する。この論理接続は仮想計算
機１４とIOS１５との間に介在している。HOS
１３はIOS１５の制御を維持し、仮想計算機１４
からIOS１５へ、選択的に通信がなされるのを可
能にする。本発明に従えば、周辺動作に対する
HOS１３の監視は最少となる。先行技術におい
て、HOS１３は、仮想計算機１４によつて出さ
れたそれぞれのSIO（スタートＩ／Ｏ）指令を遮
断し、各SIOへ付加された指令連鎖中の全てのア
ドレスを調整した。本発明を使用することによつ
て、HOS１３はそれぞれのＩ／Ｏ指令を遮断す
ることがなくなる。それは、HOS１３が周辺シ
ステム１０へ或る制御データを与えるからであ
る。周辺システム１０は、仮想計算機１４へ割当
てられた各種の特性を適合化するため、上記の制
御データを使用する。

周辺システム１０において、ページング及びス
ワツピング・データは、２レベル階層記憶装置の
低レベルを構成する複数の記憶装置を有するバツ
キング・ストア１６に記憶される。バツキング・
ストア１６は複数のDASD（直接アクセス記憶装
置、Ｄ０，Ｄ１，…，Ｄ７）を含む。Ｄ２からＤ
７までは図示されていない。動作としては、4096
バイトのデータ・ブロツクがホスト１１とDASD
との間を迅速に転送される。DASDの各々は、そ
れに対する複数の装置アドレス又はアクセス・ア
ドレスの１つを介して、独立的にアクセスされ
る。そのようなアクセス・アドレスは、アドレス
形式２０のような様式をとる。制御ユニツト・ア
ドレス又はシステム・アドレスは、CU部分によ
つて表示される。典型的には、CU部分は３ビツ
トである。実際の物理的装置アドレスは、DEV
部分によつて表示される。８個のDASDがある場
合、DEV部分は３ビツトである。AC部分は、バ
ツキング・ストア１６の実際のアドレスを修飾す
るアクセス又は露出アドレス修飾ビツトを含む。
このビツトは、実施例では２ビツトである。装置
Ｄ０をアドレシングする方法としては、４つのア
クセスがあり、その１つは直接アクセスである。
装置Ｄ０に対する他の３つのアクセスはキヤツシ
ユ４０を介するものであつて、AC部分のビツト
が01、10、11のパターンを有する。３つのアクセ
スに対する実際の装置アドレスは同じである。ホ
スト１１が４つのアクセス方法の１つを使用して
DASD上のデータにアクセスする時、アクセスの
各々は別個の論理装置に対するものであるかの如
く処理され、所与の装置に関して、複数の独立し
た入出力動作が実行される。アクセス方法のそれ
ぞれについて１つの独立した動作が実行される。
周辺システム１０の具体的な電子回路構成に従つ
て、装置Ｄ０は、キヤツシユ４０がキヤツシユに
関連した３つの装置アクセス・アドレスの１つに
よつてアクセスされる場合に、同時にかつ独立し
て、アクセス・アドレスによつてアクセスされる
ことができる。論理装置アクセスの場合と同じよ
うに、アドレスは複数の入出力接続１２の１つを
介して、ホスト１１によつて与えられることがで
きる。入出力接続１２は、第１図では便宜上１本
の線で示される。装置Ｄ１は、AC部分が０及び
DEV部分が001のアドレスによつて、直接にアク
セスされる。論理装置アクセス又はキヤツシユ・
アクセスの方法は、Ｄ０に対する論理装置アクセ
スの場合と同じである。他の装置Ｄ２−Ｄ７（図
示されず）も同じようにアドレスされる。

周辺システム１０のページング記憶階層の前面
ストア又は上位レベルは、システム・ストレージ
３０を含む。システム・ストレージ３０は、コン
トロール３１によつて動作的にアクセスされかつ
制御される。システム・ストレージ３０、コント
ロール３１、及びホスト１１の間の信号転送は、
複数のチヤネル・アダプタ３２（第１図では集約
的に示される）を介してなされる。チヤネル・ア
ダプタ３２は、第４図において、CAA、CAB、
CAC、CADとして個別的に示される。これらの
チヤネル・アダプタは、入出力接続１２を介して
IBMコンピユータへ付加される制御ユニツトの
中にあるアタツチメント回路である。バツキン
グ・ストア１６、システム・ストレージ３０、及
びコントロール３１の間の信号転送は、１組のデ
ータ・フロー回路３３を介して行われる。デー
タ・フロー回路３３は、当技術分野で周知の如
く、データ処理システムの中に存在する通常のデ
イジタル信号を、デイスク記憶装置と共に使用可
能な直列形式及びプロトコルへ変換する。デー
タ・フロー回路３３は、信号を装置アダプタ
（DAA）３４、デイスク制御アダプタ（DCA）
３５へ送る。バツキング・ストア１６はアドレス
DCHRによつてアドレスされる。Ｄは装置アド
レス（DEV部分）に対応し、Ｃはシリンダ・ア
ドレスを示し、Ｈはヘツド・アドレスを示し、Ｒ
はレコード番号を示す。周知の如く、レコードは
デイスク記憶装置上の回転位置によつて迅速に位
置づけられる。システム・ストレージ３０は３つ
の主たる部分を有する。最初の（そして最も大き
い）部分４０は、ホスト１１によつて迅速にアク
セスされるべきページング・データを記憶し、か
つバツキング・ストア１６へ書込まれるべきペー
ジング・データを記憶するためのキヤツシユであ
つて、ホスト１１がそのようなデータを受取るた
めバツキング・ストア１６を待機する必要がない
ようにする。バツキング・ストア１６のためにキ
ヤツシユを使用する理論は周知である。キヤツシ
ユ４０に記憶されたデータにアクセスするには、
複数のレジスタを含む登録簿４３を使用する。第
５図を参照して後に説明するように、登録簿４３
のレジスタはバツキング・ストア１６のアドレス
（DCHR）を表わす信号、データが記憶されてい
るキヤツシユ４０内のレジスタのアドレスを表わ
す信号、及びその他の制御情報を含む。キヤツシ
ユ４０は比較的に大きいので（数メガバイト）、
キヤツシユ４０へのアクセスは、ハツシユ回路
（図示せず）中で実行されるハツシング手法を使
用することによつて改善される。ハツシング・ア
ドレスは周知であり、ハツシング方法は本発明を
理解する上で必須のものではないから、詳細な説
明は省略する。所定のハツシユ出力に関連した複
数のエントリイはハツシユ・クラスと呼ばれ、単
一的には重複してリンクされたリストを使用して
相互にリンクされる。従つて、登録簿４３へ１回
アクセスするだけで、所定の記憶アドレスについ
て、登録簿４３を効果的かつ完全に走査すること
ができる。キヤツシユ４０は、内部バス４１，４
２を介してチヤネル・アダプタ３２及びデータ回
路３３との間で信号を転送する。システム・スト
レージ３０のために使用されるランダム・アクセ
ス・メモリと、バツキング・ストア１６との間で
実行されるデータ信号転送の詳細は周知であるか
ら、これ以上説明しない。

コントロール３１は３つの主たる部分を有す
る。第１の部分である「アドレス及び指令」評価
器（ACE）５０は、バス５１を介してチヤネ
ル・アダプタ３２へ接続される。ACE５０は、
チヤネル・アダプタ３２を介してホスト１１から
各種の入出力指令又は周辺指令を受取り、それを
部分的にデコードし、ホスト１１から指令と共に
与えられたアドレスが、バツキング・ストア１６
のアドレシング方式に関して、直接アクセスであ
るか論理アクセスであるかを決定する。直接アク
セスが指示された場合、ACE５０から直接アク
セス・コントロール（DAC）５６へ信号が与え
られる。

DAC５６は、バツキング・ストア１６をホス
ト１１へ接続する制御ユニツトのための技術を使
用して構築される。そのようなアクセス・コント
ロールは周知であるから、これ以上詳細に説明し
ない。ホスト１１からDAC５６を通してバツキ
ング・ストア１６へ至るオペレーシヨンは、チヤ
ネル・アダプタ３２の１つを介して、バツキン
グ・ストア１６をホスト１１へ予約することを含
む。これは、選択された装置に対するアクセス
が、特定のチヤネル・アダプタ３２へ制限される
ことを意味する。IBMコンピユータに関連して
実行される予約と解放は周知であるから、これ以
上詳細に説明しない。

ACE５０は、ホスト１１からアドレスのつい
た指令を受取ると、キヤツシユ４０を介してデー
タへアクセスするため、３つの論理アドレスの１
つを検出することができる。この場合、ACE５
０はバス６０を介してキヤツシユ・アクセス・コ
ントロール（CAC）６１と通信し、キヤツシユ
４０にアクセスして、ページング・データをキヤ
ツシユ４０へ与えるか、キヤツシユ４０からペー
ジング・データを検索する。ホスト１１から受取
られた指令について、論理アクセスが指定される
と、バツキング・ストア１６は予約されることが
できない。即ち、もし装置Ｄ０がホスト１１によ
るアクセスのためにチヤネル・アダプタCAAへ
予約されると、ホスト１１はCAC６１を介して
周辺システム１０へ独立したデータのリクエスト
を送ることができる。リクエストされたデータが
キヤツシユ４０にない場合、装置Ｄ０がアクセス
のためにチヤネル・アダプタCAAへ予約されて
いても、CAC６１は、バス６８、DAC５６を介
して装置Ｄ０へアクセスする。こうして、ページ
ング・データは、装置の予約とは独立して、キヤ
ツシユ４０へ転送され、次いでホスト１１へ送ら
れることができる。装置の予約は典型的にはゲス
トの１つに対してなされる。

CAC６１は、複数の状況表示レジスタと共に
動作する。例えば、制御ストア７３のLDCB（論
理装置制御ブロツク）レジスタ６２は、キヤツシ
ユ４０の論理装置アクセスに関して、制御情報信
号を含み、装置に対するそれぞれのリクエストさ
れたアクセスが、システム１０によつて独立して
処理されるようにする。キヤツシユ４０とチヤネ
ル・アダプタ３２との間でバス４１を介して実行
されるデータ信号の転送は、チヤネル制御ブロツ
ク（CCB）レジスタ６３（第４図）と呼ばれる
１組のレジスタに記憶された信号によつて表示さ
れる。キヤツシユ４０に対するアクセスは、ハツ
シユ回路（図示せず）に対してハツシユ動作をリ
クエストすることによつてなされる。ハツシユ回
路が１度登録簿４３中の正しいエントリイを指定
すると、そのエントリイは、システム・ストレー
ジ３０からコントロール・ストア７３にある１組
のADEB（活動登録簿エントリイ・バツフア）レ
ジスタ７６へ転送され、CAC６１は、所望の制
御情報を得るため、それ以上システム・ストレー
ジ３０を参照することなく、キヤツシユ４０と共
に動作することができるようになる。論理アクセ
スを通してリクエストされたデータがキヤツシユ
４０にないことを、登録簿４３が表示すると（即
ち、登録簿のエントリイがない場合）、リクエス
トされたデータは、バツキング・ストア１６から
キヤツシユ４０へ転送され、ホスト１１へ送られ
ねばならない。この転送は、そのような装置読出
リクエストをコントロール・ストア７３にある１
組の待ち行列レジスタ６７に書込み、キヤツシユ
４０におけるデータの不在を処理し、バス６８を
介してバツキング・ストア１６に対するアクセス
をリクエストすることによつて、高度に非同期的
態様で達成される。DAC５６がバツキング・ス
トア１６からキヤツシユ４０へバス４２を介して
データ信号を転送した時、DAC５６は、バス６
８を介してCAC６１へ、ページング・データが
キヤツシユ４０へ移されたことを知らせる。
CAC６１は適当な表示信号をホスト１１へ与え、
ホスト１１は周辺システム１０からデータを再び
リクエストすることができるようになる。データ
が再びリクエストされると、そのデータは迅速に
キヤツシユ４０からホスト１１へ送られる。その
ような手順は先行技術において知られており、
IBMデータ処理システムと組合せて用いる場合、
チヤネル指令再試行と呼ばれる。

ホスト１１によつて周辺システム１０へ与えら
れた入出力指令は、動作しているデイスク記憶装
置と関連して使用される。論理アクセスに対する
他の指令は、セツト・ページング・パラメータ指
令を含む。この指令は、後述するように、ゲスト
からの指令を処理するためCAC６１を能動化す
る。また上記の指令は、コントロール・ストア７
３に記憶されているデータ構成（第５図）を変更
する。コントロール・ストア７３は、バス５２で
示されるように、ACE５０が機能を実行してい
る時、コントロール３１によつてアクセスされ
る。CAC６１は、バス５３で示されるように、
コントロール・ストア７３と共に機能する。
DAC５６は、バス５７で示されるようにコント
ロール・ストア７３と共に機能する。DAC５６
は、バス５８を介してデータ・フロー回路３３を
制御し、チヤネル・アダプタ３２は、バス７０を
介して回路３３にアクセスする。矢印線２４は、
周辺システム１０の内部におけるコントロール・
ストア７３のデータ構成と登録簿４３との間の相
互作用を表わす。ゲストは、論理アドレス又は仮
想アドレスと共に動作する。LDCBレジスタ６２
は、ゲストの論理アドレス又は仮想アドレスと、
周辺システム１０によつて使用される物理アドレ
スとを協調させる。それは、バツキング・ストア
１６のデータにアクセスするためである。登録簿
４３は、論理アドレス及び物理アドレスの双方に
基いて、キヤツシユ４０の内部のデータを指定す
る。バツキング・ストア１６のアクセスは物理ア
ドレスによつて決定され（ゲストについては、仮
想アドレス及びベース・アドレス）、アクセスの
検証は、受取つた論理アドレスと記憶された論理
アドレスとを比較することによつて実行される。

第２図は装置Ｄ０のコード表面を示す。デイス
ク２６はレコード表面を有し、このレコード表面
は、複数の同心円レコード・トラツクの１つを指
定することによつて、アドレス可能である。これ
らレコード・トラツクの割振りは、ホスト１１に
よつて支配される。ホスト１１において、ゲスト
の各々はミニデイスクを割当てられる。ミニデイ
スクはデイスク２６のレコード記憶表面２９のセ
グメントである。同心円２７は、所与のミニデイ
スクにおける複数の同心円トラツクのアドレス領
域を示し、同心円２８は、第２のミニデイスクを
表わす。ミニデイスクのアドレス構成は、ベー
ス・オフセツト・アドレス方式である。ここでベ
ース・アドレスは同心円２７及び２８における最
も外部の同心円によつて表わされる。ゲストから
受取られた論理アドレスは、オフセツト・アドレ
スを与える。全体の物理アドレスは、論理アドレ
ス及びベース・アドレスの組合せであり、これは
アクセスされるべきレコード領域を含む所与の同
心円トラツクを指定する。更に、ゲストの論理ア
ドレスは、表面２９上のミニデイスク領域内に記
憶される。従つて、適当なレコード・トラツクが
アクセスされ、データがトラツクから読出された
時、正しいトラツクがアクセスされたことを検証
するため、アクセスされたトラツク上に記憶され
た識別データは、受取られた論理アドレスに対応
していなければならない。例えば、ベース・アド
レスは、ミニデイスクのシリンダ０におけるトラ
ツク０に対応する物理トラツク番号５００を有し
てよい。

第３図において、連鎖４６の中でホスト１１か
ら周辺システム１０によつて受取られることので
きる各種の周辺指令（又は入出力指令）は、４つ
の新しいチヤネル指令を含む。チヤネル指令４５
は、装置アドレスを示すビツト（フイールド）
DADDRによつて示される所与の装置のためのセ
ツト・ページング・パラメータ（SPP）指令であ
る。ゲスト・オペレーテイング・システムが連鎖
４６に含まれているかどうかは、指令４５の中の
ビツト（フイールド）GOによつて示される。ビ
ツトPMは、ページ・モードが実行されているか
どうか、即ちデータがバツキング・ストア１６か
ら直接アクセスされるべきか、又はキヤツシユ４
０からアクセスされるべきかを示す。ビツトMS
は、バツキング・ストア１６のアドレシング構造
に従つてデータにアクセスするため、周辺システ
ム１０がゲストから受取られた論理アドレスを修
正すべきかどうかを示す。MS＝０の時、受取ら
れたアドレスは、物理アドレスとして処理され
る。ビツトBCAは、同心円２７及び２８の外部
のダツシユ円に対応するベース・シリンダ・アド
レスである。ビツトEXTENTは、物理アドレス
（即ち、バツキング・ストア１６の実際の物理ア
ドレス）に関して、指定された動作の許容範囲を
示す。ビツトIDは、連鎖４６の中で指令を送つ
ているゲスト・オペレーテイング・システムを支
持している仮想計算機の識別情報を示す。SPPチ
ヤネル指令４５を受取つた後は、ホスト１２から
来る複数の通常の周辺指令が周辺システム１０に
よつて受取られてよい。

放棄指令４７は、ホスト１１又はその仮想計算
機１４のいずれかが、データがもはや必要でなく
キヤツシユ４０の中に記憶スペースを確保してお
く必要がないことを表示する時、キヤツシユ４０
からデータを選択的に放棄するために、システム
１０を能動化することができる。装置Ｄ０，Ｄ１
などの識別情報はビツトDADDRで示される。指
令はビツトDISCARDで示される。この部分は実
行されるべき機能を示す。ビツトBKは、ビツト
BCOUNTが放棄されるべきブロツク数を表示し
ていることを示す。ブロツクは、バツキング・ス
トアのアドレス・ビツトADDRで表わされるロ
ケーシヨンから始まる。ビツトADDRは、
DADDRによつて示される装置に対するDASDの
CCHHRのフオーマツトを有する。指令を送つて
いるオペレーテイング・システムの識別表示は、
ホストのオペレーテイング・システムを表示して
ビツトHOIDによつて与えられる。ビツトALL
は、キヤツシユ４０にあるデータの全てが放棄さ
れるべきであることを示す。ビツトALLは、ビ
ツトHOIDがHOS１３を指定する時にのみ使用
される。ゲスト・オペレーテイング・システムが
放棄指令４７を与え、そのビツトALLがセツト
されている時、その指令はノーオペレーシヨンと
して処理される。他方、ミニデイスクがシステム
１０内で正確に限定されている時、ビツトALL
はシステム１０内で働いて、キヤツシユ４０の中
でミニデイスク記憶領域によつて識別可能なデー
タの全てが放棄される。放棄指令４７に続いて、
他の指令が受取られてよい。

第２のSSP指令４８が受取られた場合、この指
令は、連鎖４６内の残りの指令のために、前述し
たパラメータに従つてシステム１０の動作を変更
する。例えば、連鎖４６内でアドレス可能なアド
レス範囲は、後続する指令のために変更されてよ
い。ビツトGO及びビツトBCAは変更されない。
次に受取られるサーチ識別等価（SIDE）指令４
９は、所与のDADDRに対するCCHHR形式を使
用する。後に明らかになるように、CCHHRは、
システム１０によつて変換されるべき仮想アドレ
スである。即ち、ゲスト・オペレーテイング・シ
ステムに対するCCHHRは仮想アドレスである。
ビツトGOが０である時（即ち、ホスト・オペレ
ーテイング・システムHOS１３が周辺システム
１０を使用している時、）CCHHRは仮想アドレ
スではなく、実アドレス（又は物理アドレス）で
ある。

第４図には、本発明を実施するためのマイクロ
コードを使用したハードウエア実施例が示され
る。第１図のコントロール３１はコンピユータ化
され、デイジタル・コンピユータ３１Ｐがバス５
１を介してチヤネル・アダプタ３２と直接に通信
する。ホスト１１とバツキング・ストア１６との
間のデータ・フローは、バス７０を介して実行さ
れる。バス７０は、チヤネル・アダプタ３２から
データ・フロー回路３３へ直接に接続される。チ
ヤネル・アダプタ３２は、通常のデータ処理周辺
制御ユニツトで使用されているように、バス７０
との間でスイツチングを行うための既知の切換回
路を有している。プロセツサ３１Ｐは、周知の如
くバス７１を介してデータ・フロー回路３３を制
御し、バス７２を介してシステム・ストレージ３
０と通信する。バス７２はシステム・ストレージ
３０に対してアドレス信号、読出指令信号、書込
指令信号などを送る。プロセツサ３１Ｐは、コン
トロール・ストア７３（これはランダム・アドレ
ス記憶装置である）に記憶された１群のマイクロ
コード・プログラムによつて制御される。プロセ
ツサ３１Ｐはバス７４を介してマイクロコード・
プログラムを取出し、このマイクロコード・プロ
グラムは、プロセツサ３１Ｐをして、コントロー
ル３１について説明された制御機能の全てを実行
させる。例えば、「アドレス及び指令」評価器５
０の機能は、ACEプログラム５０Ｐを実行する
プロセツサ３１Ｐによつて実行される。同様に、
直接アクセス・コントロール５６の機能は、
DACプログラム６Ｐを実行するプロセツサ３１
Ｐによつて実行される。同様に、キヤツシユ・ア
クセス・コントロール６１は、CACプログラム
６１Ｐに対応する。勿論、記憶システムを動作さ
せるためには、診断目的などのために多くの他の
プログラムOP７５を必要とする。更に、コント
ロール・ストア７３はアドレス可能なLDCBレジ
スタ６２、ADEBレジスタ７６、待ち行列（Ｑ）
レジスタ６７、CCBレジスタ６３、その他の本
発明と関連のない制御データ保持手段及びレジス
タを必要とする。例えば、ハツシユ回路の機能
は、OP７５によつて実行される。第４図では、
第１図と違つて、キヤツシユ４０とチヤネル・ア
ダプタ３２及びデータ・フロー回路３３との間で
独立したデータ転送を実行するため、バス４１と
４２は別々にされている。

第１図及び第４図に示された周辺システム１０
を詳細に説明する前に、第５図を参照して、本発
明を成功裡に実施するために必要な制御データを
含むレジスタについて説明しておく。LDCBレジ
スタ６２は、アドレス形式２０（第１図）のアド
レスによつて表わされる論理装置の各々に関し
て、周辺装置１０の全ての動作を成功裡に処理す
るため、プロセツサ３１Ｐで使用される制御デー
タを含む。バツキング・ストア１６の装置の各々
について、３つの論理装置制御ブロツクが存在す
る。周辺システム１０が８個の装置を有する場
合、24個のLDCBレジスタ６２が存在する。
DAC５６を介して処理されるバツキング・スト
ア１６に対する直接アクセスは、論理装置制御ブ
ロツクを必要としない。なぜならば、DAC５６
は、アクセスの処理にあたつて、先行技術のデイ
スク型データ記憶システムの場合と同じように処
理するからである。

LDCBレジスタ６２は、制御データを４つの主
たる部分に配列することによつて理解できる。最
初のFOUND部分８０は、基本的アーキテクチヤ
ー上の機能に関連した制御データを含む。
PPARMS（ページング・パラメータ）部分８１
は、ホスト１１から受取られたセツト・ページン
グ・モード・パラメータ指令に関連した制御デー
タを含む。CPARMS（指令パラメータ）部分８
２は、ホスト１１から受取られたセツト・セク
タ・シーク・サーチ識別指令に関連した制御デー
タを含む。RPARMS（読出パラメータ）部分８
３は、バツキング・ストア１６へアクセスしてデ
ータ信号をバツキング・ストア１６からキヤツシ
ユ４０へ転送するための制御データを含む。

部分８０は次のような制御データ・フイールド
を含む。ODEフイールド９０は、現在の論理装
置制御ブロツクに関連した論理装置に関して、装
置終了（DE）信号がホストへ送られねばならな
いことを示す単一のビツトを含む。チヤネル・マ
スク（CNLMASK）フイールド９１は、ホスト
１１のどのチヤネル・アダプタ３２が（どのチヤ
ネルが）、キヤツシユ４０を介して指定されたバ
ツキング・ストア１６のデータ領域へアクセスす
るため、論理装置を能動化したかを示す。周辺指
令の連鎖内で、所与のチヤネル・アダプタ３２
は、１つのゲスト・オペレーテイング・システム
又はホスト・オペレーテイング・システムに関連
する。論理アドレス（LDADDR）フイールド９
２は、どの論理アドレスが論理装置制御ブロツク
と関連しているかを示す。例えば、装置Ｄ０の
LDADDRフイールド９２は、３つの論理装置の
最初のものについてビツト・パターン01000を含
む。実際問題として、論理装置制御ブロツクのア
ドレシングは、ベース・アドレスからのオフセツ
トとして使用される論理装置アドレスによつて行
われる。LDADDR部分９２は、LDCBレジスタ
６２の検証及びシーク識別機能のために使用され
る。CMDフイールド９３には、指定された論理
装置のために、現在システム１０でアクチブな指
令であつてホスト１１から受取られたものが記憶
される。SEQフイールド９４は、シーケンシヤ
ル・データ・アクセスがホスト１１によつて指定
されたかどうかを示す単一のビツトを含む。この
ビツトがアクチブであれば、ホスト１１は所定の
シーケンスにあるページング・データのブロツク
を連続的に読取ることを表示する。CCRフイー
ルド９５は、チヤネル指令再試行（CCR）が進
行中である（即ち、CCR信号がホスト１１へ送
られたことを示すビツトを含む。チヤネル指令再
試行は、既知のIBM入出力システムの動作の１
部であり、キヤツシユ４０のミスが生じた時に使
用される。MISSフイールド９６にあるビツト
は、登録簿４３の走査がミス条件を示したことを
示す（即ち、キヤツシユ４０に所望のデータ領域
がない）。SIOフイールド９７は、スタートIOが
受取られたことを示す（即ち、新しい指令連鎖の
開始が、ホスト１１によつて前の指令の中で表示
されている）。HOIDフイールド９８は、現在の
連鎖にある指令のために、システム１０を制御し
ているホスト・オペレーテイング・システムの識
別表示を含む。

部分８１は、多数の連続したブロツク・アドレ
スがホスト１１によつて参照されることを示す
SEQフイールド１００を含む。SEQフイールド
１００は、SEQフイールド９４と同じ情報を含
む。ROフイールド１０１は、ホスト１１から受
取られた読取指令の結果として、キヤツシユ４０
からチヤネル・アダプタ３２を介してホスト１１
へ転送されたページング・ブロツクが、データ転
送に続いて無効にされてよいことを示す。
BCOUNTフイールド１０２は、これから処理さ
れるべきページング・ブロツクの現在の数を示
す。BCAフイールド１０３は、セツト・モー
ド・ページング・パラメータ指令の実行中に受取
られたベース・シリンダ・アドレスを示し、ミニ
デイスク領域（例えば同心円２７）の外側ダツシ
ユ線の円を指定する。GOフイールド８５は、ゲ
ストが指令を送つていることを示し、GOIDフイ
ールド８６は、仮想計算機１４のゲスト・オペレ
ーテイング・システムを指定し、MSフイールド
８７は、システム１０がゲスト特性（受取られた
アドレスは仮想アドレスである）を適合化してい
ることを示し、EXTENT８８は、論理装置を介
してアクセスされてよいバツキング・ストア・ア
ドレスの許容された範囲を示す。そのような範囲
は、CCHHRフオーマツト中に上限及び下限を有
してよい。本発明に無関連の他のフイールドが、
PPARMS部分８１に含まれてよい。

CPARMS部分８２はSEEKADDRフイールド
１０４を含む。フイールド１０４は、バツキン
グ・ストア１６のアドレス、及びそのシリンダ・
アドレス及びトラツク・アドレスを含む。これら
は、周知の如くデイスク記憶装置のシークを実行
するために必要である。SIDフイールド１０５
は、サーチ識別引数を含む。SECTフイールド１
０６は、現在のセツト・セクタ値（即ち、ページ
ング・ブロツクにアクセスするための、デイスク
記憶装置の回転位置）を含む。

RPARMS部分８３はREQDフイールド１１０
を含む。フイールド１１０は、ホストのリクエス
トを満足させるため、バツキング・ストア１６に
対するアクセスが必要であることを示す（即ち、
データはバツキング・ストア１６からキヤツシユ
４０へ転送され、ホスト１１へ送られねばならな
い）。RIPフイールド１１１は、現在バツキン
グ・ストア１６からキヤツシユ４０への転送が進
行中であることを示す。RAフイールド１１２
は、バツキング・ストア１６からキヤツシユ４０
への転送の後処理が進行中であることを示す。バ
ツキング・ストア１６とキヤツシユ４０との間の
関係を示す他の制御フラグが、RPARMS部分８
３に含まれてよい。DADDRフイールド１１３
は、読取動作に関連したバツキング・ストア１６
のアドレスを含む。DIRINDEXフイールド１１
４は登録簿４３に対するインデツクスであつて、
DADDRフイールド１１３によつて指定された登
録簿におけるエントリイのアドレスと、対応する
シリンダ、ヘツド、及びレコードのアドレスとを
計算するために使用される。SSARフイールド１
１５は、バツキング・ストア１６からシステム・
ストレージ３０へページング・ブロツクを読出す
ことに関連して使用される、システム・ストレー
ジ３０の記憶アドレス・レジスタを指定する。シ
ステム・ストレージ３０は複数の（８つ又は16
の）アドレス・レジスタを有し、これらのアドレ
ス・レジスタは、ホスト１１とキヤツシユ４０と
の間、及びバツキング・ストア１６とキヤツシユ
４０との間で、迅速なデータ転送を実行するため
アドレス可能である。CADDRフイールド１１８
は、キヤツシユ４０とバツキング・ストア１６と
の間でデータ信号を転送するため、キヤツシユ・
ブロツクの現在のアドレスを含む。SAVEフイー
ルド１１９は、データ処理（特に周辺装置の制
御）で通常行われるように、動作が切離された場
合のパラメーターの一時的保存領域である。

CCBレジスタ６３はSPPフイールド１２０を
含む。フイールド１２０のビツトは、セツト・ペ
ージング・モード・パラメータ指令が受取られた
かどうかを示す。セツト・ページング・モード・
パラメータ指令は、システム・ストレージ３０へ
のアクセスが、ページング・モードの動作として
実行されるようにする。CCフイールド１２１の
ビツトは、指令の連鎖がホスト１１によつて設定
されたことを示す。指令の連鎖は、データ処理の
技術分野で広く実施されるように、１組の指令を
相互に結合する動作である。RRフイールド１２
２のビツトは、システム・ストレージ３０の中で
読取りの再試行がアクチブであることを示す。例
えば、エラー状態が生じた時、そのエラー状態か
らの回復は、読取りの再試行を必要とするかも知
れない。CMDフイールド１２３は、ホスト１１
から受取られた現在又は最後の指令であつて、現
在システム１０の中で処理されているものを含
む。CNLMASKフイールド１２４は、どのチヤ
ネル・アダプタ３２がCMDフイールド１２３の
内容をコントロール３１へ送つたかを示す。
LDADDRフイールド１２５は、ホスト１１によ
つて現在選択されている論理装置のアドレスを含
む。LDCBPフイールド１２６は、現在の論理装
置に関連したLDCBレジスタ６２を指定するポイ
ンタ（即ちアドレス）を含む。SPEEDフイール
ド１２７は、接続されたチヤネルのデータ速度を
示す。RWRフイールド１２８は、再試行が無効
とされる前のオーバラン・カウントを含む。再試
行に対する閾値は周知であるから、そのような動
作については詳細に説明しない。CCBレジスタ
６３は、設計要件に従つて、他の制御ビツト及び
フイールドを含んでよい。

ADEBレジスタ７６は登録簿４３の１つのエ
ントリイを含む。従つて、ADEBレジスタ７６
の説明は、登録簿４３の説明に通じる。INDEX
フイールド１０７は、現在の登録簿エントリイの
論理アドレスである。このフイールドは、各エン
トリイの中に自己識別データを与える。INDEX
フイールド１０７は、RPARMS部分８３の
DIRINDEXフイールド１１４に含まれる情報と
同じものを含む。フイールド１０８は、キヤツシ
ユ４０中に複写されているか又は複写されるべき
データを含んでいるバツキング・ストア１６のア
ドレスを含む。CCPフイールドは物理装置のシ
リンダ・アドレスを含み、CCLフイールドは装
置の論理シリンダ・アドレスを含む。Ｈフイール
ドはヘツド・アドレス（即ち、デイスクのどの表
面がアクセスされるべきか）を指定し、Ｄフイー
ルドは装置アドレスを指定し、Ｒフイールドはレ
コード番号を指定し、SECTORフイールドはセ
クタ・アドレス（即ち回転位置）を含む。Ｄフイ
ールドはDADDRフイールド１１３に対応する。
上述したところから、LDCBレジスタ６２は論理
装置のため全ての制御情報を与えるのに対し、登
録簿４３及びADEBレジスタ７６は、論理装置
から独立して、バツキング・ストア１６を制御す
るための情報を含むことが分る。即ち、バツキン
グ・ストア１６とシステム・ストレージ３０との
間で実行されるシステム１の動作は、全ての論理
装置に対して同一である。コントロール３１は、
バツキング・ストア１６に対して複数のアクセス
を実現するため、ホスト１１とシステム・ストレ
ージ３０との間に存在する論理装置の分離及び接
続を達成する。LINKフイールド１０９は、登録
簿４３における各ハツシユ・クラスのエントリイ
を結合する。換言すれば、ハツシング手段はテー
ブル４５を介して登録簿４３の最初のエントリイ
にアクセスする。もしそのエントリイが一致しな
ければ、同一のハツシユ・クラスにあり従つて登
録簿４３のためにテーブル４５によつて指定され
る第２のエントリイを登録簿４３から取出すた
め、LINKフイールド１０９が使用される。ハツ
シユ・クラスの終りで、LINKフイールド１０９
はオール・ゼロとなり、これはハツシユ又は登録
簿４３のエントリイの連鎖の終りを示す。もしテ
ーブル４５でオール・ゼロが検出されると、ミス
が起つている。勿論、登録簿４３は、本発明と関
連のない他のフイールドを各エントリイに含んで
よい。

システム・ストレージ３０とバツキング・スト
ア１６との間の動作は、ホスト１１とバツキン
グ・ストア１６との間の動作、及びホスト１１と
システム・ストレージ３０との間の動作と非同期
的に実行され、かつそれらと実質的に独立してい
る。これを達成するため、１組のFIFO（先入れ先
出し）読出待ち行列、及びFIFO書込待ち行列が
レジスタ６７に作られる。

SPP指令の実行は、第６図のマシン動作の図に
示される。セツト・ページング・モードの論理ス
テツプの能動化は、通路５５を介して行われる。
ステツプ140で、CCBレジスタ６３がアクセスさ
れ、SPPフイールド１２０が１へセツトされ、
CCフイールド１２１が０へセツトされ、RRフイ
ールド１２２が０へセツトされる。これによつ
て、CCBレジスタ６３は、セツト・ページン
グ・モード・パラメータ指令を実行するため初期
化される。次いで１４１で、CCBフイールド６
３が再びアクセスされ、CMDフイールド１２３
がSDDフイールドに等しくセツトされる。１４
２で、CCBレジスタ６３が再びアクセスされ、
チヤネル・マスクが、論理装置アドレス
LDADDR（第１図のAC及びDEV部分）に対応す
るLDCBレジスタ６２のCNLMASKビツト９１
へ転送される。次に１４３で、LDCBレジスタ６
２のポインタが発生され、CCBレジスタ６３の
LDCBPフイールド１２６へ転送される。上記ポ
インタは、LDCBのベース・アドレスを論理装置
アドレス（LDADDR）で修正されたものであ
る。１４４で、SIOフイールド９７が検査され
る。もしSIO＝０であれば、新しい指令の連鎖が
始つており、ステツプ145がとられる。ステツプ
145では、ステツプ143で発生されたポインタに対
応するLDCBレジスタ６２において、SPPが連鎖
中の最初の指令である時、SIOフイールド９７を
１へセツトすることによつて、スタートＩ／Ｏが
受取られたことをシステム１０に評価させる。
ODEフイールド９０がゼロへリセツトされ、
CCRフイールド９５がゼロへリセツトされ、
SEQフイールド９４が、セツト・ページング・
モード・パラメータ指令の中で受取られた値（即
ち、シーケンシヤル動作が実行されるべきか否
か）へセツトされる。同様に、セツト・ページン
グ・モード指令によつて選択された「読出し及び
放棄」のページング・パラメータが、PPARMS
部分８１のROフイールド１０１へ挿入される。

SIOフイールド９７＝１の時、SPP指令は連鎖
中の最初の指令ではない。その場合、１４６で
LDCBレジスタ６２がアクセスされ、CCRフイー
ルド９５がゼロへリセツトされ、SEQフイール
ド９４、ROフイールド１０１、MSフイールド
８７がSPP指令中に表示された値へセツトされ
る。この動作は、システム１０を受取られたばか
りのSPP指令へ調整する。１４７でGOフイール
ド８５が検査され、ゲストが指令の源であるかど
うか決定される。GO＝０である時、１４８で受
取られたSPP指令のGOはGO８５の値を決定す
る。換言すれば、連鎖中でゲストはHOS１３の
代りに使用されてよいが、HOS１３によつて指
示された制御とは異つた制御をシステム１０で実
行するため、それ自体のゲスト表示を除去するこ
とはできない。GOフイールド８５が１である
時、動作は実行されない。システムの統一性を保
つため、LDCBレジスタに記憶されたGOID、
MS、BCAの各フイールドがSPP指令によつて変
更される。それは、その指令中のGOフイールド
が１へセツトされている時のみである。

１４９では、本発明と無関連の論理ステツプが
プロセツサ３１Ｐによつて実行される。次に１５
６で、LDCBレジスタ６２が検査され、SEQフイ
ールド９４が能動条件へセツトされたかどうかが
決定される。もしセツトされていなければ、１６
０でプロセツサ３１ＰはGOフイールド８５を調
べる。それは現在の指令連鎖がゲストを源とする
ものであるかどうか調べるためである。もしゲス
トが源でなければ、LDCBレジスタ６２のHOID
フイールド９８の内容は、SPP指令中のHOIDの
内容へセツトされ、GOIDフイールド８６はゼロ
へリセツトされる。換言すれば、HOS１３が、
この特定の連鎖にある指令の源である。もしGO
フイールド８５が１であれば、１６１で、BCA
フイールド１０３及びGOIDフイールド８６は、
SPP指令のBCA及びIDフイールドにある値に従
つて更新される。１６２で、MSフイールド８７
が検査され、システム１０がゲストから受取られ
た仮想アドレスを修正しようとしているかどうか
が検査される。修正が行われるのであれば、アク
セス範囲が重要となる。従つて、１６３で、
LDCBのEXTENTフイールドが受取られたSPP
指令の中にセツトされたEXTENT値へ更新され
る。次に論理通路１６６を介して、ACEプログ
ラム５０Ｐへの戻りが生じ、ホスト１１から受取
られたSPP指令の実行が成功したことが報告され
る。この報告は、通常の制御ユニツトの最終状況
報告に続いて起る。

論理ステツプ156でSEQフイールド９４が能動
化されていれば、１５７で受取られたブロツク・
カウント（BK）がPPARMS８１のBCOUNTフ
イールド１０２へセツトされる。SEQフイール
ド９４が能動化されている時、セツト・ページン
グ・モード・パラメータ指令は、現在の指令連鎖
で転送されるべきブロツクの数を示す修正データ
を含むバイトを有する。１５８で、ブロツク・カ
ウントが検査される。もしそれがゼロであれば、
エラーが生じている。即ち、ゼロ・ブロツクの転
送をホスト１１が指示するのは適当でない。もし
ブロツク・カウントがゼロでなければ、ステツプ
160−165への論理通路がとられる。

第７図は、ゲストから受取られた指令を実行す
る場合の準備的マシン動作を示す。GOSX１７０
はゲスト番号Ｘのゲスト・オペレーテイング・シ
ステムである。システム１０へ転送された指令
は、通常のデコーデイング手順を用いて、ACE
プログラム５０Ｐによつてデコードされる。第７
図の理解のために必要なACEプログラム５０Ｐ
の部分は、ダツシユ線のボツクス１７１で囲まれ
ている。そこで、１７２のブランチ動作は、
CCBレジスタ６３のSPPフイールド１２０を検
査する。もしSPPフイールドがゼロであれば、ペ
ージング・モード（即ちキヤツシユ４０のアクセ
ス）は、連鎖中で使用されない。それは、DAC
５６を介する直接アクセスが要求されているから
である。従つて、プロセツサ３１Ｐは、DACプ
ログラム５６Ｐを介する直接の装置アクセスを実
行するため、通路１７３をたどる。ページング・
モードのためには、１７４で、プロセツサ３１Ｐ
は、受取られた指令がサーチID等価（SIDE）指
令であるかどうかを検査する。SIDE指令は、続
いてデータ転送動作が起ることを示す。データ転
送動作でない動作については、第７図のステツプ
は関係がない。かくて、プロセツサ３１Ｐは論理
通路１７５をたどる。それは、第７図の理解に無
関係の指令に関して他の動作を実行するためであ
る。受取られたSIDE指令については、１７７で
プロセツサ３１ＰはLDCBレジスタ６２のMSフ
イールド８７を検査し、SIDE指令と共に受取ら
れた仮想アドレスが直接に使用できるかどうか、
又はそれかゲストの特性に従つて調整されねばな
らないかどうかを決定する。論理通路１７６は、
第７図のマシン動作が、例えばDACプログラム
５６Ｐを能動化するCACプログラム６１Ｐによ
つて、内部的に能動化され得ることを示す。MS
フイールド８７がゼロである時、１８１で、
LDCBレジスタ６２がアクセスされる。それは、
LDADDR９２からシリンダ・アドレスCCを取出
すためである（ゲストから受取られた論理アドレ
スはCCHHRの形式を有する）。次いでフイール
ド１０４のシーク・アドレスが、LDADDRフイ
ールド９２のCC部分に等しくされる。CPARMS
部分８２のシーク・アドレス・フイールドは、
OPプログラム７５によつて使用される。それは、
ページング・モードで登録簿４３をサーチして、
その特定のアドレスについて、キヤツシユ４０内
でスペースが割振られているかどうかを決定する
ためである。１８０では、LDCBレジスタ６２が
アクセスされ、フイールド１０４のシーク・アク
セスが、BCAフイールド１０３の内容に
LDADDRフイールド９２のCC部分を加えたもの
に等しくされる。これは、論理アドレスを物理ア
ドレスへ調整するため、システム１０によつてな
される調整である。即ち、登録簿４３又は装置
DOにおける全てのシークは物理アドレスに基い
ており、従つて、仮想アドレスは常にそのような
物理アドレスへ調整されねばならない。このよう
にして、ゲスト・オペレーテイング・システム及
びホスト・オペレーテイング・システムの双方
は、ゲスト１１の中で不適当な制御を生じること
なく、一連の連鎖中で混在して動作させることが
できる。ステツプ180、182に続いて、182でプロ
セツサ３１ＰはLDADDRフイールド９２の
HHR部分をSIDフイールド１０５へ転送する。
従つて、CPARMS部分８２において、フイール
ド１０４のシーク・アドレスはCC部分を含み、
SIDフイールドはアドレスのHHR部分を含む。
アドレスのDADDR部分は、依然として
LDADDRフイールド９２に含まれる。１８３
で、プロセツサ３１Ｐは、受取られた指令が
SIDE指令であるかどうかを検査する。もしSIDE
指令でなければ、論理通路１８４がとられ、論理
通路１７６を介して実行されたマシン動作に関連
したOPプログラム７５の機能が実行される。そ
のような動作は、本発明と無関係である。SIDE
指令については、１８３で、プロセツサ３１Ｐは
ADEBレジスタ７６を介して登録簿４３を検査
する。それは、フイールド１０４及び１０５に対
応したロケーシヨンにおいて、キヤツシユ４０の
領域がアドレスされた装置のアドレスに関連して
いるかどうか調べるためである。これは、装置に
対するADEBレジスタ７６のフイールド１０８
にあるＨ、Ｒ、CCPの各部分を比較することに
よつて行われる。LDADDRフイールド９２にあ
る装置アドレスに対応するADEBレジスタ７６
のフイールド１０８において、キヤツシユ・ヒツ
トが起ると（即ち、スペースがキヤツシユ４０の
中で割当てられている）、１８６でプロセツサ３
１Ｐはキヤツシユ・ヒツトを表示し、次いで１８
７で、ゲスト番号Ｘのホスト１１とキヤツシユ４
０との間でデータを転送するため、データ転送を
設定する（読出しの場合でも、書込みの場合で
も）。他方、キヤツシユ・ミスが起ると、１８８
でミスが表示され、１８９でミス手順が設定され
る。そのようなミス手順は、バツキング・ストア
１６からキヤツシユ４０への非同期的転送を含
む。このミス手順の中には、FOUND部分８０の
CCRフイールド９５を設定することも含まれる。
ACEプログラム５０ＰはCCRフイールド９５を
感知し、ホスト１１へチヤネル指令再試行信号を
送り、システム１０がバツキング・ストア１６か
らキヤツシユ４０へデータを転送してしまうま
で、ホスト１１を待機させる。代替方法として、
バツキング・ストア１６は、既知の直接アクセス
手法を用いて、バス７０を介してホスト１１から
直接にアクセスされることができる。

第８図は、ゲスト・オペレーテイング・システ
ム及びホスト・オペレーテイング・システムを使
用する制御の流れを示すフローチヤートである。
HOS１３は、セツト・ページング・パラメータ
指令SPPを使用して、DADDRによつて装置を指
定する最初の指令を指令連鎖の中で与える。１９
０で、ゲスト・オペレーテイング属性が、ベー
ス・シリンダ・アドレスBCAを用いて表示され
る。この情報は、ゲスト・オペレーテイング・シ
ステムから受取られた指令を処理するため、
LDCBレジスタ６２に記憶され、システム１０に
よつて使用される。１９１で、GOSO１４は最初
の指令に続いて連鎖の中でSIDE指令を与える。
このようなSIDE指令は、論理的又は仮想的な意
味で、装置アドレス及びアドレスCCHHRを含
む。１９２で、プロセツサ３１Ｐは、物理的な意
味でのCCを計算するため、受取つたCCをBCAに
よつて修正する（MDCC）。次にプロセツサ３１
Ｐは、１９３で物理アドレスMDCCHHRを送る
が、それは、登録簿４３を介してキヤツシユ４０
にアクセスするか、又はデータ・フロー回路３３
及びアダプタ３４，３５を介してバツキング・ス
トア１６にアクセスするためである。注意すべき
は、HOS１３又はGOSO１４は、修正されたCC
（MDCC）を発生するため、仮想アドレシングを
使用できることである。

第９図は、受取られた放棄指令（例えば第３図
の指令４７）に関するシステム１０のマシン動作
を示す。このチヤートは、ACEプログラム５０
Ｐが既知のデコーデイング手法を用いて指令を解
読した後の、CACプログラム６１Ｐの動作に関
する。１９５で、プロセツサ３１Ｐによつて起動
されたCACプログラム６１Ｐは、指令が放棄指
令であるかどうかを検査する。もし放棄指令でな
ければ、通路１９６をたどつて他のマシン動作が
実行される。放棄指令の場合、１９７でプロセツ
サ３１Ｐは、受取られた指令のALLビツトが１
であるか０であるかを検査する。ALLビツトが
ゼロでなければ、ゲストによつて発生された指令
は、それに許された範囲内で実行されることがで
きる。１９８で、アドレスされた論理装置の
LDCBレジスタ６２におけるBCAフイールド１
０３が、放棄指令と共に受取られたアドレスへ加
えられる。この時点で、指定されたゲスト
（GO）の許されたアクセス範囲が検査される。
もしアクセス範囲を超えていれば、ゲストへエラ
ーが表示され、ブロツクは放棄されない。アクセ
ス範囲内にあれば、範囲内にあるブロツクのみを
放棄することができ、残りのブロツクは無視され
る。プロセツサ３１Ｐは論理通路１９９をたど
り、２００で登録簿４３の適当なエントリイを消
去することによつて、キヤツシユ４０に記憶され
たブロツクを放棄する。次に、放棄指令の最終状
況が、通常のやりかたで報告される。もし受取ら
れた放棄指令の中のALLビツトが１であれば、
プロセツサ３１ＰはGOフイールド８５（第５
図）を検査し、指令連鎖がゲストに関連している
かどうかが調べられる。HOS１３に関連した指
令連鎖の場合、２０６でプロセツサ３１Ｐはキヤ
ツシユを消去する。それは、登録簿４３の適当な
エントリイを消去し、キヤツシユ中の全てのデー
タのアドレス能力を破壊することによつて効果的
になされる。最終状況の報告は、通路２０７をた
どるACEプログラム５０Ｐによつてなされる。
ゲストに関連した連鎖指令の場合、プロセツサ３
１Ｐは、ステツプ208で、LDCBレジスタ６２の
GOIDフイールド８６を検査することによつて、
ゲスト・オペレーテイング・システムを検査す
る。ゲスト・オペレーテイング・システムが不一
致である場合、通路２１０を介してエラーが報告
される。そのようなエラーの報告は、通常のエラ
ー報告手順に従うので詳細に説明しない。GOID
フイールドが、放棄指令中のHOIDフイールドと
一致すると、２０９でプロセツサ３１Ｐは、放棄
指令に先行するSPP指令（例えば第３図の４５）
が、ゲスト・オペレーテイング・システムのため
に範囲を指示したかどうかを検査する。もし範囲
が指示されていれば、受取られた放棄指令は実行
されることができず、ノーオペレーシヨンとして
処理され、通路２１０を介してACEプログラム
５０Ｐへ制御が戻され、最終状況の報告がなされ
る。もし範囲がゼロでなければ（例えば、ミニデ
イスクの範囲が限定されるように、範囲が限定さ
れていれば）、２１１で、キヤツシユ４０の中に
記憶されかつ限定された範囲の中にあるデータの
全てが放棄される。次に通路２１２がとられ、
ACEプログラム５０Ｐによつて最終状況が報告
される。

第１０図は、連鎖が終了した後に、ゲスト・オ
ペレーテイング・システムの制御をリセツトする
システム１０を動作を示す。即ち、ゲストとシス
テム１０との間の関係を連鎖の終りで終了させる
ことが望まれるかも知れない。こうして、制御は
常にHOS１３へ戻され、システム及びデータの
統一性が確保される。２００で、プロセツサ３１
Ｐはオペレーシヨンを完了し、現在ACEプログ
ラム５０Ｐを実行している。２２１で、連鎖の終
り（EOCH）が検査される。これは、ホスト１１
からの抑止アウト信号を検査することによつてな
される。もし抑止アウト信号がアクチブであれ
ば、連鎖は継続し、ステツプ222及び223はバイパ
スされ、論理通路２２４によつて、プロセツサ３
１Ｐは、ゲスト制御の理解に無関連の領域におい
て、ACEプログラム５０Ｐの実行を継続させる。
もし抑止アウト信号が最終状況時点で存在しなけ
れば、連鎖の終りが表示される。従つて、222で、
プロセツサ３１ＰはLDCBレジスタ６２へアクセ
スし、SIOフイールド９７（現在連鎖は生じてい
ない）、CCRフイールド９５（連鎖の終りである
から、チヤネル指令再試行は打切られねばならな
い）がゼロへリセツトされ、SEQフイールド９
４及び１００がリセツトされて、HOS１３及び
ゲストによつて、続く連鎖の中で異つた種類のデ
ータ転送を表示させ、GOフイールド８５がリセ
ツトされて、システムの制御がHOS１３へ戻さ
れるようにし、MSフイールド８７がリセツトさ
れて、受取られたアドレスの仮想アドレス調整を
制御できるようにし、EXTENTフイールド８８
がリセツトされて、新しいミニデイスクを限定で
きるようにし、GOIDフイールド８６がリセツト
されて、続く連鎖のために新しいゲストを選択で
きるようにし、ROフイールド１０１がリセツト
されて、「読出し及び放棄」機能が除去され、新
しいブロツク・カウントを受取る準備として、
BCOUNTフイールド１０２がリセツトされる。
次に223で、CCBレジスタ６３の内容が完全にリ
セツトされる。かくて、チヤネル動作は終了す
る。次にプロセツサ３１Ｐは通路２２４をたど
り、本発明の理解に無関係のマシン動作を継続す
る。

【図面の簡単な説明】

第１図は本発明を組込んだホスト及び周辺デー
タ記憶システムのブロツク図、第２図は第１図の
システムで使用する直接アクセス記憶装置
（DASD）の記憶表面を示す図、第３図は第１図
のシステムと関連して使用される、チヤネルによ
つて発生された複数の周辺指令を示す図、第４図
は図示されたハードウエア及びマイクロコードを
使用して本発明を実施した場合の、第１図の周辺
データ記憶システムを示すブロツク図、第５図は
第４図に示したシステムと組合せて使用する制御
データ構成を示す図、第６図はモード設定指令に
ついて第４図に示されたシステムによつて実行さ
れるマシン動作を示す図、第７図は第４図のシス
テムがホストから受取つたデータ・アクセス指令
を実行する場合のマシン動作を示す図、第８図は
第４図のシステムにおけるアドレス制御を示す
図、第９図は第４図のシステムにおいてキヤツシ
ユからデータを放棄する場合の監視指令に関連し
たマシン動作を示す図、第１０図は第４図のシス
テムにおいて指令の連鎖を実行した後のマシン動
作を示す図である。１０……周辺システム、１１……ホスト、１２
……入出力接続、１３……ホスト・オペレーテイ
ング・システム（HOS）、１４……仮想計算機、
１５……入出力システム（IOS）、１６……バツ
キング・ストア、１７……CPU、１８……論理
接続手段、２０……アドレス形式、２６……デイ
スク、２７，２８……同心円、２９……レコード
記憶表面、３０……システム・ストレージ、３１
……コントロール、３２……チヤネル・アダプ
タ、３３……データ・フロー回路、３４……装置
アダプタ（DAA）、３５……デイスク制御アダプ
タ（DCA）、４０……キヤツシユ、４３……登録
簿、４５……テーブル、５０……「アドレス及び
指令」評価器、５６……直接アクセス・コントロ
ール（DAC）、６１……キヤツシユ・アクセス・
コントロール（CAC）、６２……論理装置制御ブ
ロツク（LDCB）レジスタ、７３……コントロー
ル・ストア、７５……他のプログラム、７６……
活動登録簿エントリイ・バツフア（ADEB）レ
ジスタ、３１Ｐ……プロセツサ、５０Ｐ……
ACEプログラム、５６……DACプログラム、６
１Ｐ……CACプログラム、６３……チヤネル制
御ブロツク（CCB）レジスタ、６７……待ち行
列（Ｑ）レジスタ。

Claims

【特許請求の範囲】

１ホスト・オペレーテイング・システムと、ゲ
スト・オペレーテイング・システムと、周辺デー
タ処理システムで周辺指令に従つて周辺動作を実
行させるため、周辺データ処理システムへ周辺指
令を送る手段とを含むホストと結合して使用する
周辺データ処理システムであつて、受取つた周辺
指令がホスト・オペレーテイング・システムを源
とするかゲスト・オペレーテイング・システムを
源とするかを表示する源表示信号を上記ホストか
ら受取る手段と、受取つた周辺指令がホスト・オ
ペレーテイング・システムを源とするものと表示
されたとき、受取つた周辺指令に応答してそれを
解釈し、かつその周辺指令の信号内容に従つてそ
れを実行する手段と、受取つた周辺指令がゲス
ト・オペレーテイング・システムを源とするもの
と表示されたとき、受取つた周辺指令に応答して
それを解釈し、かつその周辺指令の信号内容及び
上記源表示信号に従つてその周辺指令を実行する
ことにより、周辺指令の実行範囲を調節して上記
ゲスト・オペレーテイング・システムの特性を上
記ホスト内で適応させる手段とを具備する周辺デ
ータ処理システム。