JPH0336651A - 制御記憶読出検査方式 - Google Patents
制御記憶読出検査方式Info
- Publication number
- JPH0336651A JPH0336651A JP1172344A JP17234489A JPH0336651A JP H0336651 A JPH0336651 A JP H0336651A JP 1172344 A JP1172344 A JP 1172344A JP 17234489 A JP17234489 A JP 17234489A JP H0336651 A JPH0336651 A JP H0336651A
- Authority
- JP
- Japan
- Prior art keywords
- areas
- control memory
- area
- unused
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims description 2
- 230000010365 information processing Effects 0.000 description 7
- 125000004122 cyclic group Chemical group 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御記憶読出検査方式に関する。
従来例の制御記憶読出検査方式のブロック図を第２図に
示す。
示す。
本例は、マイクロ演算処理ユニット（ＭＰＵ）１０、母
線２０．制御記憶として使用される読出専用記憶装置（
ＲＯＭ）３００およびランダムアクセスメモリ（ＲＡＭ
）６０とからなる構成となっている。
線２０．制御記憶として使用される読出専用記憶装置（
ＲＯＭ）３００およびランダムアクセスメモリ（ＲＡＭ
）６０とからなる構成となっている。
ＲＯＭ３００において、３１０，３３０は使用領域、３
２０．３４０は未使用領域、３６０はＣＲＣ領域を示す
。未使用領域３２０，３４０は、制御記憶に記憶される
制御情報やプログラムが情報処理装置のシステム構成に
よって異なるのに対応して、考えられる最大記憶容量の
ＲＯＭ３００楕成としたことにより生じる。
２０．３４０は未使用領域、３６０はＣＲＣ領域を示す
。未使用領域３２０，３４０は、制御記憶に記憶される
制御情報やプログラムが情報処理装置のシステム構成に
よって異なるのに対応して、考えられる最大記憶容量の
ＲＯＭ３００楕成としたことにより生じる。
ＭＰＵ１０を動作させるための制御情報やプログラムを
格納しているＲＯＭ ３００の自己検査は、ＲＯＭ３０
０の作成時に埋め込まれたＣＲＣ領域３６０をキーとし
て、交換単位となっている読出専用制御記憶回路の全領
域に渡る巡回符号演算により行なっている。
格納しているＲＯＭ ３００の自己検査は、ＲＯＭ３０
０の作成時に埋め込まれたＣＲＣ領域３６０をキーとし
て、交換単位となっている読出専用制御記憶回路の全領
域に渡る巡回符号演算により行なっている。
上述した従来方式では、交換単位であるＲＯＭ３００の
全領域に渡って試験が行われている為、制御記憶の内部
に複数の未使用領域３２０，３４０が散在しても、この
未使用領域をも検査するので余計な時間を要し、又、未
使用領域に障害があると、本来の真の障害ではないのに
障害検出となって情報処理装置の処理能率を低下させる
などの問題点があった。
全領域に渡って試験が行われている為、制御記憶の内部
に複数の未使用領域３２０，３４０が散在しても、この
未使用領域をも検査するので余計な時間を要し、又、未
使用領域に障害があると、本来の真の障害ではないのに
障害検出となって情報処理装置の処理能率を低下させる
などの問題点があった。
本発明は、以上の問題点を解決するためのもので、制御
記憶読出検査時間の短縮および偽障害の排除を行なうこ
とにより、情報処理装置の処理能率を向上させることの
できる制御記憶読出検査方式を提供することを目的とす
る。
記憶読出検査時間の短縮および偽障害の排除を行なうこ
とにより、情報処理装置の処理能率を向上させることの
できる制御記憶読出検査方式を提供することを目的とす
る。
本発明の制御記憶読出検査方式は、制御記憶内の未使用
領域と１：１対応で該制御記憶内に、未使用領域の開始
番地と長さとを予め記憶しておき、制御記憶の読出検査
は開始番地を参照しながらアクセスアドレスを順次に変
化させて行ない、アクセスアドレスが開始番地になると
長さ分だけ飛越して次の使用領域から読出検査を続行す
るようにしたことを特徴とする。
領域と１：１対応で該制御記憶内に、未使用領域の開始
番地と長さとを予め記憶しておき、制御記憶の読出検査
は開始番地を参照しながらアクセスアドレスを順次に変
化させて行ない、アクセスアドレスが開始番地になると
長さ分だけ飛越して次の使用領域から読出検査を続行す
るようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す情報処理装置の制御記
憶読出検査方式のブロック構成図である。
憶読出検査方式のブロック構成図である。
本実施例は、ＭＰＵ１０とＲＯＭ３０とＲＡＭ６０とが
母線２０で接続されて構成されており、ＲＯＭ３０は３
つの使用領域３１．３３および３５と、２つの未使用領
域３２．３４と、２つの開始番地領域４１．４２及び２
つの長さ領域５１゜５２から成る管理テーブルと、ＣＲ
Ｃ領域３６とから楕或されている。
母線２０で接続されて構成されており、ＲＯＭ３０は３
つの使用領域３１．３３および３５と、２つの未使用領
域３２．３４と、２つの開始番地領域４１．４２及び２
つの長さ領域５１゜５２から成る管理テーブルと、ＣＲ
Ｃ領域３６とから楕或されている。
開始番地領域４１と長さ領域５１は、未使用領域３２の
それぞれ開始番地と長さを予め格納するためのエリアで
あり、開始番地領域４２と長さ領域５２は、未使用領域
３４のそれぞれ開始番地と長さを予め格納するためのエ
リアである。
それぞれ開始番地と長さを予め格納するためのエリアで
あり、開始番地領域４２と長さ領域５２は、未使用領域
３４のそれぞれ開始番地と長さを予め格納するためのエ
リアである。
使用領域３１．３３及び３５は、本情報処理装置の動作
において、必要なプログラムおよび定数の格納された領
域であり、未使用領域３２および３４は、本情報処理装
置の動作において無効な領域でありアクセスする必要は
ない、ＣＲＣ領域３６には未使用領域３２．３４を除い
た残りの領域に対して定められた生成多項式による巡回
符号検査情報がＲＯＭ作戒作成埋め込まれている。
において、必要なプログラムおよび定数の格納された領
域であり、未使用領域３２および３４は、本情報処理装
置の動作において無効な領域でありアクセスする必要は
ない、ＣＲＣ領域３６には未使用領域３２．３４を除い
た残りの領域に対して定められた生成多項式による巡回
符号検査情報がＲＯＭ作戒作成埋め込まれている。
ＲＯＭ３０の読出検査を行なうときには、ＭＰＵｌ０は
、母線２０を°介してＲＯＭ３０内の使用領域３１の最
初の番地から順次読出しては所定の巡回符号演算を行な
う。
、母線２０を°介してＲＯＭ３０内の使用領域３１の最
初の番地から順次読出しては所定の巡回符号演算を行な
う。
ＭＰＬ＋ １０は、また本演算動作と並行して未使用領
域群の開始番地と長さの情報を格納した管理テーブルを
覗いており、読出しが未使用領域３２または３４にさし
かかると、これらの領域を自律的にスキップして、実使
用領域である、それぞれ使用領域３３または３５に対し
て所定の巡回符号演算を継続する。
域群の開始番地と長さの情報を格納した管理テーブルを
覗いており、読出しが未使用領域３２または３４にさし
かかると、これらの領域を自律的にスキップして、実使
用領域である、それぞれ使用領域３３または３５に対し
て所定の巡回符号演算を継続する。
その後に、本巡回符号演算は、未使用領域群の管理テー
ブル部（４１〜５５〉を含めＣＲＣ領域３６まで行われ
ることによって検査が終了する。
ブル部（４１〜５５〉を含めＣＲＣ領域３６まで行われ
ることによって検査が終了する。
以上説明したように本発明は、制御記憶内の未使用領域
群を表わす開始番地と長さの管理テーブルを制御記憶自
身に内蔵する構成としたため、逐次読出によって行なう
巡回符１号検査を未使用領域群に対してスキップするこ
とにより、読出検査時間の短縮および未使用領域群に存
在していた偽障害の排除という優れた効果があり、情報
処理装置の処理能率を向上することができるという利点
がある。
群を表わす開始番地と長さの管理テーブルを制御記憶自
身に内蔵する構成としたため、逐次読出によって行なう
巡回符１号検査を未使用領域群に対してスキップするこ
とにより、読出検査時間の短縮および未使用領域群に存
在していた偽障害の排除という優れた効果があり、情報
処理装置の処理能率を向上することができるという利点
がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図は従来例のブロック構成図である。 １０・・・マイクロ演算処理ユニット（ＭＰＵ）、２０
・・・母線、３０，３００・・・読出専用記憶装置（Ｒ
ＯＭ）、３Ｌ ３３，３５，３１０，３３０・・・使
用領域、３２，３４，３２０，３４０・・・未使用領域
、３６，３６０・・・ＣＲＣ領域、４１．４２・・・開
始番地領域、５１．５２・・・長さ領域、６０・・・ラ
ンダムアクセスメモリ（ＲＡＭ）。
図は従来例のブロック構成図である。 １０・・・マイクロ演算処理ユニット（ＭＰＵ）、２０
・・・母線、３０，３００・・・読出専用記憶装置（Ｒ
ＯＭ）、３Ｌ ３３，３５，３１０，３３０・・・使
用領域、３２，３４，３２０，３４０・・・未使用領域
、３６，３６０・・・ＣＲＣ領域、４１．４２・・・開
始番地領域、５１．５２・・・長さ領域、６０・・・ラ
ンダムアクセスメモリ（ＲＡＭ）。
Claims (1)
- 【特許請求の範囲】 制御記憶内の未使用領域と１：１対応で該制御記憶内に
、 前記未使用領域の開始番地と長さとを予め記憶しておき
、 該制御記憶の読出検査は前記開始番地を参照しながらア
クセスアドレスを順次に変化させて行ない、該アクセス
アドレスが前記開始番地になると前記長さ分だけ飛越し
て次の使用領域から前記読出検査を続行するようにした
ことを特徴とする制御記憶読出検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172344A JPH0336651A (ja) | 1989-07-03 | 1989-07-03 | 制御記憶読出検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172344A JPH0336651A (ja) | 1989-07-03 | 1989-07-03 | 制御記憶読出検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336651A true JPH0336651A (ja) | 1991-02-18 |
Family
ID=15940169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172344A Pending JPH0336651A (ja) | 1989-07-03 | 1989-07-03 | 制御記憶読出検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336651A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
| JP2011237934A (ja) * | 2010-05-07 | 2011-11-24 | Canon Inc | 記憶装置アレイシステム、情報処理装置、記憶装置アレイ制御方法、及び、プログラム |
| US8950214B2 (en) * | 2013-02-11 | 2015-02-10 | Pandora A/S | Component with gripping element |
-
1989
- 1989-07-03 JP JP1172344A patent/JPH0336651A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
| JP2011237934A (ja) * | 2010-05-07 | 2011-11-24 | Canon Inc | 記憶装置アレイシステム、情報処理装置、記憶装置アレイ制御方法、及び、プログラム |
| US8950214B2 (en) * | 2013-02-11 | 2015-02-10 | Pandora A/S | Component with gripping element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136054B1 (ko) | 피측정소자의 테스트방법 및 테스트시스템 | |
| JPH0336651A (ja) | 制御記憶読出検査方式 | |
| JPH08305638A (ja) | Ｒｏｍデータ検査方法 | |
| JPH01191961A (ja) | 制御記憶読出検査方式 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| CN120256254B (zh) | 变量监控方法、系统、装置、计算机设备和存储介质 | |
| JPH0258800A (ja) | 半導体メモリ用オンチップテスト回路及びテスト方式 | |
| JPS6131499B2 (ja) | ||
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JP4211132B2 (ja) | Ｉｃ試験装置 | |
| JPH0546493A (ja) | メモリ診断装置 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPS62202550A (ja) | 冗長回路付メモリｉｃのテスト装置 | |
| JPH07151817A (ja) | 集積回路の電源電流自動検査装置 | |
| JPH06131899A (ja) | 半導体記憶装置 | |
| JPH0883200A (ja) | プログラマブルコントローラ | |
| JPS63245751A (ja) | 主記憶装置試験方法 | |
| JPH1011367A (ja) | 装置検査システム | |
| JPH01114770A (ja) | 論理ｉｃの試験装置 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPH01222341A (ja) | オンラインデバッグ方式 | |
| JPH047765A (ja) | Ｅ↑２ｐｒｏｍのデータ読込装置 | |
| JP2004110950A (ja) | 強誘電体メモリの検査装置、検査方法、制御プログラム及び記録媒体 |