JPH07151817A - 集積回路の電源電流自動検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 信号発生器は信号を連続して加え、被集積回
路の電源電流の判定を高速に行うとともに、計測値を数
値として解析する電源電流自動検査装置を提供する。 【構成】 信号発生器２はコンピュータ１の指示により
被試験集積回路１０に信号を出力し、電源電流計測回路
３は被試験集積回路１０の出力を入力して電源電流を計
測し、比較値記憶回路７は参照用比較値を記憶して信号
発生器２の出力に同期して出力し、判定回路６は信号発
生器２の出力に同期した電源電流計測回路３と比較値記
憶回路７の出力から計測値の良否を判定し、解析用デー
タ記憶回路８は電源電流計測回路３の出力を入力する。
さらに、比較値記憶回路７は参照用比較値をアドレスご
とに記憶し、比較値アドレス記憶回路９は比較値記憶回
路７のアドレス番号を記憶し、信号発生器２によりアド
レス番号を出力し、比較値アドレス記憶回路９から入力
されたアドレス番号に記憶した参照用比較値を出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、集積回路を試験する
自動検査装置おいて、高速に多量の電源電流測定を行う
場合に、これらの計測結果を効率良く高速に良否判定す
ることを可能とする判定回路と、判定結果を解析する記
憶回路を備える自動検査装置についてのものである。

【０００２】

【従来の技術】近年、集積回路の試験において電源電流
の測定が注目されているが、電源電流の測定は、集積回
路に加えられる入力信号（デジタル信号列）に同期して
計測することが必要とされている。

【０００３】次に、従来技術による集積回路の電流判定
回路の構成を図３に示す。図３の１はコンピュータ、２
は信号発生器、３は電源電流計測回路、１０は被試験集
積回路である。図３で、被試験集積回路１０の電流を計
測判定する場合、まず、コンピュータ１は信号発生器２
に信号を出力するように制御する。信号発生器２は、コ
ンピュータ１の指示により被試験集積回路１０に対して
信号を入力する。

【０００４】電源電流計測回路３は被試験集積回路１０
の出力を入力とし、計測を行ってコンピュータ１に入力
する。コンピュータ１は、電源電流計測回路３から入力
された情報をあらかじめコンピュータ１内の図示を省略
した記憶回路に書き込まれている情報と比較し、良否判
定を行う。良否判定を行った後、コンピュータ１は再び
被試験集積回路１０に対し信号の入力を開始させるた
め、信号発生器２を動作させる。

【０００５】次に、従来技術による電流判定回路の他の
構成を図４に示す。図４の４はアナログコンパレータ、
５は参照電圧発生回路であり、他は図３と同じである。
すなわち、図４は図３の電源電流計測回路３のアナログ
出力をアナログコンパレータ４に入力し、信号発生器２
に同期して参照電圧発生回路５により発生する参照電圧
と比較してコンピュータ１に出力する。

【０００６】

【発明が解決しようとする課題】図３の構成では、従
来、電源電流計測回路３からの情報を一坦コンピュータ
等に取り込み、判定を行って、再び信号の入力を始める
といった手順が取られており、一連のコンピュータの動
作は、あらかじめプログラムされた内容に沿って実行さ
れるが、プログラムの実行のためには一定の時間が必要
なため、信号発生器２が次の計測条件を与えるための信
号を発生させることを一時中断したり、極端な場合は最
初から新たに信号を加え直す必要があった。

【０００７】また、図４に示すように、コンピュータ１
による判定処理をアナログコンパレータ４により行う構
成では、コンピュータ１の判定時間は短縮できるもの
の、多量に判定を行う場合には、アナログコンパレータ
４に入力する参照電圧発生回路５の参照電圧を高速に入
れ変えたり、アナログコンパレータ４による判定結果を
高速に処理する必要があり、これらの操作をコンピュー
タ１で実行させることは、図３の場合と同様に、プログ
ラムの実行のための一定時間が必要となり、判定時間が
長くなるという問題がある。さらに、アナログコンパレ
ータ４による判定結果をハードウェア的に処理したとし
ても、計測値を解析することが必要となる研究・開発向
きの構成とはならない。

【０００８】この発明は、信号発生器は信号を連続して
加え、被集積回路の電源電流の判定を高速に行うととも
に、計測値を数値として解析する集積回路の電源電流自
動検査装置の提供を目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するた
め、この発明は、コンピュータ１の指示により、被試験
集積回路１０に信号を出力する信号発生器２と、被試験
集積回路１０の出力を入力とし、電源電流を計測する電
源電流計測回路３と、参照用比較値を記憶し、信号発生
器２の出力に同期して出力する比較値記憶回路７と、信
号発生器２の出力に同期した電源電流計測回路３の出力
を第１の入力とし、比較値記憶回路７の出力を第２の入
力とし、信号発生器２の出力に同期して計測値の良否を
判定する判定回路６と、電源電流計測回路３の出力を入
力とする解析用データ記憶回路８を備える。また、比較
値記憶回路７のアドレス番号を記憶し、信号発生器２に
よりアドレス番号を出力する比較値アドレス記憶回路９
を追加し、比較値記憶回路７は参照用比較値をアドレス
ごとに記憶し、比較値アドレス記憶回路９から入力され
たアドレス番号に記憶した参照用比較値を出力する。

【００１０】

【作用】次に、この発明による集積回路の電源電流自動
検査装置の構成を図１に示す。図１の１はコンピュー
タ、２は信号発生器、３は電源電流計測回路、６は判定
回路、７は比較値記憶回路、８は解析用データ記憶回
路、１０は被試験集積回路である。図１で、信号発生器
２はコンピュータ１の指示により被試験集積回路１０に
信号を入力する。これにより、被測定集積回路１０は電
源電流の計測が可能な状態になる。

【００１１】電源電流計測回路３は被試験集積回路１０
の出力を入力して計測を行う。電源電流計測回路３の出
力は判定回路６と解析用データ記憶回路８に入力され
る。判定回路６は電源電流計測回路３からの計測値が判
定値内にあるかどうかを決定するハードウェアによる回
路である。解析用データ記憶回路８は、判定回路６に入
力される計測値を並行して記憶する。

【００１２】比較値記憶回路７には、判定回路６に入力
された電源電流計測回路３による計測値に対する参照用
比較値をあらかじめコンピュータ１から書き込んでお
き、信号発生器２からの信号に同期して順次読み出さ
れ、判定回路６に入力して被試験集積回路１０の電源電
流計測値と比較される。

【００１３】判定回路６では一連の計測値について１つ
でも判定結果が不良である場合は、その場所と結果を記
憶する。一連の計測が終了すると、コンピュータ１はト
ータル的な判定結果を判定回路６より読み出し、測定結
果とする。不良が発生した場合は、解析用データ記憶回
路８より、実際の計測値を読み出し数値的な値について
評価を行う。

【００１４】被測定集積回路１０に対する一連の電源電
流の計測が極めて多量な場合、全ての計測値を解析用デ
ータ記憶回路８に格納するには、容量の大きな記憶回路
が必要になる。しかし、一般に解析が必要となる計測値
は不良と判定されたものに限られるので、不良となる値
の前後のものだけを記憶できれば良い。

【００１５】

【実施例】次に、図１の実施例の構成を図２に示す。図
２は、図１の構成に比較値アドレス記憶回路９を追加し
たものである。

【００１６】図２で、被測定集積回路１０に対する一連
の電源電流の計測が極めて多量な場合、比較値記憶回路
７は各計測ごとに参照用比較値を判定回路６に入力する
ために、通常であれば大容量の記憶回路が必要となる。

【００１７】しかし、判定回路６に入力する比較値その
ものは共通的な値をとることが多いので、図２に示すよ
うに、比較値記憶回路７は小容量のものを使用して比較
値を格納し、比較値アドレス記憶回路９には、比較値が
格納されている比較値記憶回路７のアドレス番号を記憶
することにより、比較値記憶回路７の構成を簡単にする
ことができる。なお、参照用比較値およびアドレス信号
は、あらかじめコンピュータ１により書き込んでおく。

【００１８】

【発明の効果】この発明によれば、計測回路からのデー
タと比較データの判定を行うハードウェアによる判定回
路と、判定値を入力信号と同期して読み出すことのでき
る記憶回路を備えるので、各々の計測値に対する良否判
定が、すでにハードウェア的に行われ、電源電流の計測
値を高速にかつ実際の動作状態に近い条件で判定処理す
ることができる。

【００１９】また、計測回路からの計測値を入力信号と
同期して書き込む記憶回路を備えることにより、一連の
判定終了後に、コンピュータにより不良箇所に相当する
計測データを読み出し、判定が不良になった場合の数値
的な解析を行うことができる。

【００２０】さらに、この検査装置は、従来のデジタル
集積回路用自動検査装置に用いられている不良解析機構
と似た構成となっており、一部の回路を拡張追加するこ
とによって簡単に実現することができる。

【図面の簡単な説明】

【図１】この発明による集積回路の電源電流自動検査装
置のブロック図である。

【図２】比較値を間接的にアクセスする記憶回路を用い
た電源電流自動検査装置のブロック図である。

【図３】従来技術による電源電流自動検査装置のブロッ
ク図である。

【図４】アナログコンパレータを用いた電源電流自動検
査装置のブロック図である。

【符号の説明】

１ コンピュータ ２ 信号発生器 ３ 電源電流計測回路 ６ 判定回路 ７ 比較値記憶回路 ８ 解析用データ記憶回路 ９ 比較値アドレス記憶回路 １０ 被試験集積回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コンピュータ(1) の指示により、被試験
   集積回路(10)に信号を出力する信号発生器(2) と、 被試験集積回路(10)の出力を入力とし、電源電流を計測
   する電源電流計測回路(3) と、 参照用比較値を記憶し、信号発生器(2) の出力に同期し
   て出力する比較値記憶回路(7) と、 信号発生器(2) の出力に同期した電源電流計測回路(3)
   の出力を第１の入力とし、比較値記憶回路(7) の出力を
   第２の入力とし、信号発生器(2) の出力に同期して計測
   値の良否を判定する判定回路(6) と、 電源電流計測回路(3) の出力を入力とする解析用データ
   記憶回路(8) を備えることを特徴とする集積回路の電源
   電流自動検査装置。
2. 【請求項２】 コンピュータ(1) の指示により、被試験
   集積回路(10)に信号を出力する信号発生器(2) と、 被試験集積回路(10)の出力を入力とし、電源電流を計測
   する電源電流計測回路(3) と、 比較値記憶回路(7) のアドレス番号を記憶し、信号発生
   器(2) によりアドレス番号を出力する比較値アドレス記
   憶回路(9) と、 参照用比較値をアドレスごとに記憶し、比較値アドレス
   記憶回路(9) から入力されたアドレス番号に記憶した参
   照用比較値を出力する比較値記憶回路(7) と、 信号発生器(2) の出力に同期した電源電流計測回路(3)
   の出力を第１の入力とし、比較値記憶回路(7) の出力を
   第２の入力とし、信号発生器(2) の出力に同期して計測
   値の良否を判定する判定回路(6) と、 電源電流計測回路(3) の出力を入力とする解析用データ
   記憶回路(8) を備えることを特徴とする集積回路の電源
   電流自動検査装置。