JPH08305638A - Ｒｏｍデータ検査方法 - Google Patents
Ｒｏｍデータ検査方法Info
- Publication number
- JPH08305638A JPH08305638A JP7107462A JP10746295A JPH08305638A JP H08305638 A JPH08305638 A JP H08305638A JP 7107462 A JP7107462 A JP 7107462A JP 10746295 A JP10746295 A JP 10746295A JP H08305638 A JPH08305638 A JP H08305638A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- rom
- value
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 立ち上がりが早く、かつチェックの方法及び
チェックデータの解読が困難で不正に書き込むことを確
実に防止できるＲＯＭの検査方法を提供する。 【構成】 ＣＰＵの内部ＲＯＭには予め検査開始アドレ
スとスキップ値を数種類記憶させ、更に全ての検査開始
アドレスとスキップ値の組み合わせについて、各組み合
わせから求められるアドレスの１を格納アドレスとして
決定し記憶する。一方外部ＲＯＭには検査開始アドレス
とスキップ値の全組み合わせについて、かかる各アドレ
スの値をデータとして読み取りその計算結果を所定の格
納アドレスに格納しておく。外部ＲＯＭの検査は、任意
に検査開始アドレスとスキップ値を選択しかかる組み合
わせの各アドレスの値をデータとして計算し、その組み
合わせの格納アドレスにある計算結果と比較し、値が等
しければ外部ＲＯＭに異常がないと判断する。
チェックデータの解読が困難で不正に書き込むことを確
実に防止できるＲＯＭの検査方法を提供する。 【構成】 ＣＰＵの内部ＲＯＭには予め検査開始アドレ
スとスキップ値を数種類記憶させ、更に全ての検査開始
アドレスとスキップ値の組み合わせについて、各組み合
わせから求められるアドレスの１を格納アドレスとして
決定し記憶する。一方外部ＲＯＭには検査開始アドレス
とスキップ値の全組み合わせについて、かかる各アドレ
スの値をデータとして読み取りその計算結果を所定の格
納アドレスに格納しておく。外部ＲＯＭの検査は、任意
に検査開始アドレスとスキップ値を選択しかかる組み合
わせの各アドレスの値をデータとして計算し、その組み
合わせの格納アドレスにある計算結果と比較し、値が等
しければ外部ＲＯＭに異常がないと判断する。
Description
【０００１】
【産業上の利用分野】本発明は、システムの起動時にＲ
ＯＭのメモリチェックを行ないメモリの障害を調べるＲ
ＯＭデータ検査方法に関し、特に大容量化したメモリの
チェック時間を短縮でき、かつ検査方法が容易に解読で
きず不正な書き換えを確実に防止するＲＯＭデータ検査
方法に関する。
ＯＭのメモリチェックを行ないメモリの障害を調べるＲ
ＯＭデータ検査方法に関し、特に大容量化したメモリの
チェック時間を短縮でき、かつ検査方法が容易に解読で
きず不正な書き換えを確実に防止するＲＯＭデータ検査
方法に関する。
【０００２】
【従来技術】従来より、ＲＯＭを使用したシステムの起
動時には、メモリ障害を検査するためにＲＯＭに対して
ＲＯＭの全データを加算し、加算した結果を記憶してあ
る計算値と比較し、計算値に等しいかどうかでＲＯＭの
良否を判定する方法、いわゆるチェックサムによるＲＯ
Ｍのデータ検査が行なわれていた。
動時には、メモリ障害を検査するためにＲＯＭに対して
ＲＯＭの全データを加算し、加算した結果を記憶してあ
る計算値と比較し、計算値に等しいかどうかでＲＯＭの
良否を判定する方法、いわゆるチェックサムによるＲＯ
Ｍのデータ検査が行なわれていた。
【０００３】
【発明が解決しようとする課題】しかし、近年の各シス
テムに使用されているＲＯＭの容量は１メガを越える大
容量のＲＯＭが普及してきているため、従来のＲＯＭメ
モリチェックの方法のように全データを読み出し、チェ
ックサムを計算していたのではシステム起動時に検査時
間が長い時間費やされ、システムの立ち上げが遅くなっ
てしまうという問題があった。
テムに使用されているＲＯＭの容量は１メガを越える大
容量のＲＯＭが普及してきているため、従来のＲＯＭメ
モリチェックの方法のように全データを読み出し、チェ
ックサムを計算していたのではシステム起動時に検査時
間が長い時間費やされ、システムの立ち上げが遅くなっ
てしまうという問題があった。
【０００４】又、全データを単に読み出し計算するだけ
ではＲＯＭのチェック方法が単純なため、チェックの方
法およびチェックデータの値が解読されやすく、チェッ
クによって発見されない形でＲＯＭを不正に書き換える
ことができてしまうという不都合が生じていた。
ではＲＯＭのチェック方法が単純なため、チェックの方
法およびチェックデータの値が解読されやすく、チェッ
クによって発見されない形でＲＯＭを不正に書き換える
ことができてしまうという不都合が生じていた。
【０００５】
【課題を解決するための手段】本発明のＲＯＭデータ検
査方法は、ＣＰＵの内部ＲＯＭには予め、検査開始アド
レスとスキップ値、及び検査開始アドレスにスキップ値
を順次加算して求められる検索アドレスの中から決定し
た格納アドレスとを記憶させておき、外部ＲＯＭには、
検査開始アドレスとスキップ値で求められた各検索アド
レスのデータの計算結果を所定の格納アドレスに格納し
ておく。
査方法は、ＣＰＵの内部ＲＯＭには予め、検査開始アド
レスとスキップ値、及び検査開始アドレスにスキップ値
を順次加算して求められる検索アドレスの中から決定し
た格納アドレスとを記憶させておき、外部ＲＯＭには、
検査開始アドレスとスキップ値で求められた各検索アド
レスのデータの計算結果を所定の格納アドレスに格納し
ておく。
【０００６】そして、ＲＯＭを検査する際、各検索アド
レスのデータの計算結果を格納アドレスに格納されてい
る値と比較し、両者の値が等しいとき外部ＲＯＭのデー
タは正常であると判断するようにしてＲＯＭデータ検査
方法を構成した。
レスのデータの計算結果を格納アドレスに格納されてい
る値と比較し、両者の値が等しいとき外部ＲＯＭのデー
タは正常であると判断するようにしてＲＯＭデータ検査
方法を構成した。
【０００７】又ＣＰＵの内部ＲＯＭには予め、検査開始
アドレスとスキップ値の少なくとも一方を複数個記憶さ
せ、これら検査開始アドレスとスキップ値の各組合わせ
に対して求められる検索アドレスの中から各組み合わせ
にかかる所定の格納アドレスを決定し記憶させておき、
一方外部ＲＯＭには、内部ＲＯＭ内の検査開始アドレス
とスキップ値の全ての組合わせに対して求められた各検
索アドレスのデータの計算結果を組み合わせにかかる所
定の格納アドレスに格納しておき、ＲＯＭの検査にあた
り、検査開始アドレスとスキップ値から任意な組み合わ
せを選択し、この組み合わせに従って求められる検索ア
ドレスのデータの計算結果をその組み合わせにかかる所
定の格納アドレスに格納されている値と比較し、等しい
とき外部ＲＯＭを正常と判断するようにした。
アドレスとスキップ値の少なくとも一方を複数個記憶さ
せ、これら検査開始アドレスとスキップ値の各組合わせ
に対して求められる検索アドレスの中から各組み合わせ
にかかる所定の格納アドレスを決定し記憶させておき、
一方外部ＲＯＭには、内部ＲＯＭ内の検査開始アドレス
とスキップ値の全ての組合わせに対して求められた各検
索アドレスのデータの計算結果を組み合わせにかかる所
定の格納アドレスに格納しておき、ＲＯＭの検査にあた
り、検査開始アドレスとスキップ値から任意な組み合わ
せを選択し、この組み合わせに従って求められる検索ア
ドレスのデータの計算結果をその組み合わせにかかる所
定の格納アドレスに格納されている値と比較し、等しい
とき外部ＲＯＭを正常と判断するようにした。
【０００８】更に検索アドレスのデータの計算を加算に
より行なうこととした。
より行なうこととした。
【０００９】又、検索アドレスのデータの計算を排他的
論理和により行なうこととした。
論理和により行なうこととした。
【００１０】
【作用】外部ＲＯＭの検査は、内部ＲＯＭに記憶されて
いるスキップ値毎にスキップする検索アドレスから計算
結果を得て判断することから、検査時間を短縮できる。
又検査開始アドレスとスキップ値は任意であり、かつ任
意に定められた検査アドレス等から定まる格納アドレス
も容易に判断できないことから、計算結果や検査方法が
解読しにくく不正な書き込みが困難になり、しかも不正
な書き込みが行なわれたときは比較した結果が異なるこ
とから直ちに不正が判別できる。
いるスキップ値毎にスキップする検索アドレスから計算
結果を得て判断することから、検査時間を短縮できる。
又検査開始アドレスとスキップ値は任意であり、かつ任
意に定められた検査アドレス等から定まる格納アドレス
も容易に判断できないことから、計算結果や検査方法が
解読しにくく不正な書き込みが困難になり、しかも不正
な書き込みが行なわれたときは比較した結果が異なるこ
とから直ちに不正が判別できる。
【００１１】更に、検索開始アドレスやスキップ値を複
数にして、その中から任意に選択することとしたり、又
検索アドレスのデータの計算方法を変更することによ
り、検査方法や計算結果の解読がより困難になる。
数にして、その中から任意に選択することとしたり、又
検索アドレスのデータの計算方法を変更することによ
り、検査方法や計算結果の解読がより困難になる。
【００１２】
【実施例】図１は本発明のＲＯＭデータ検査方法を実施
するための構成図である。
するための構成図である。
【００１３】１は検査プログラムを格納するためのＲＯ
Ｍを内部に有している中央演算処理装置（ＣＰＵ）、２
は装置を作動させるためのメイン制御プログラムを格納
する外部ＲＯＭ、３は外部ＲＯＭの検査結果を格納する
ためのＥＥＰＲＯＭ（電気的に書き換えが可能な不揮発
性の記憶素子）である。
Ｍを内部に有している中央演算処理装置（ＣＰＵ）、２
は装置を作動させるためのメイン制御プログラムを格納
する外部ＲＯＭ、３は外部ＲＯＭの検査結果を格納する
ためのＥＥＰＲＯＭ（電気的に書き換えが可能な不揮発
性の記憶素子）である。
【００１４】図２に、外部ＲＯＭ３のデータ構成図を示
す。図に示すように外部ＲＯＭ３内は、メインのプログ
ラムが格納されているプログラム領域１２と、各固定デ
ータが格納されているデータ領域１４と、外部ＲＯＭ３
のデータの計算結果を格納するための計算結果格納領域
１６とに分けられている。
す。図に示すように外部ＲＯＭ３内は、メインのプログ
ラムが格納されているプログラム領域１２と、各固定デ
ータが格納されているデータ領域１４と、外部ＲＯＭ３
のデータの計算結果を格納するための計算結果格納領域
１６とに分けられている。
【００１５】次に外部ＲＯＭ３のデータ作成方法と検査
方法を説明する。
方法を説明する。
【００１６】まず、検査開始アドレスＳＴＡＤとスキッ
プ値Ｃを定め、これら検査開始アドレスとスキップ値か
ら求められる計算結果と、計算結果を格納する格納アド
レスを決定する。
プ値Ｃを定め、これら検査開始アドレスとスキップ値か
ら求められる計算結果と、計算結果を格納する格納アド
レスを決定する。
【００１７】検査開始アドレスをＳＴＡＤｉ（ｉは１〜
ｍ）、スキップ値をＣｂ（ｂは１〜ｎ）とすると、検査
開始アドレスＳＴＡＤｉから開始され所定のスキップ値
Ｃｂでスキップするアドレスｆib（ｘ）（検索アドレス
ｆib（ｘ）とする）は、次式で求められる。
ｍ）、スキップ値をＣｂ（ｂは１〜ｎ）とすると、検査
開始アドレスＳＴＡＤｉから開始され所定のスキップ値
Ｃｂでスキップするアドレスｆib（ｘ）（検索アドレス
ｆib（ｘ）とする）は、次式で求められる。
【００１８】
【式１】 ｆib（ｘ）＝ＳＴＡＤｉ＋Ｃｂ＊ｘ ｘは変数、ｉは１〜ｍ、ｂは１〜ｎ ｆib（ｘ）≦ＲＯＭの最終アドレス、 格納アドレスは、検査開始アドレスとスキップ値の各組
み合わせ毎に求められる検索アドレスの中から一つを選
び設定する。つまり格納アドレスは、ｍ種類の検査開始
アドレスとｎ種類のスキップ値の組み合わせの全てにつ
いて１つ設定され、計ｍ×ｎ個ある。中央演算処理装置
は、これら検査開始アドレス、スキップ値、データを読
み込むべきアドレスと、データを読み込まずにスキップ
させるアドレス、すなわち他の組み合わせにかかる格納
アドレスとに分けられたテーブル値を内部ＲＯＭの中に
有する。尚、検査に際してはプログラム領域のプログラ
ムも検査用のデータとして読み込む。又他の組み合わせ
に格納アドレスの値を読み込むようにしてもよい。
み合わせ毎に求められる検索アドレスの中から一つを選
び設定する。つまり格納アドレスは、ｍ種類の検査開始
アドレスとｎ種類のスキップ値の組み合わせの全てにつ
いて１つ設定され、計ｍ×ｎ個ある。中央演算処理装置
は、これら検査開始アドレス、スキップ値、データを読
み込むべきアドレスと、データを読み込まずにスキップ
させるアドレス、すなわち他の組み合わせにかかる格納
アドレスとに分けられたテーブル値を内部ＲＯＭの中に
有する。尚、検査に際してはプログラム領域のプログラ
ムも検査用のデータとして読み込む。又他の組み合わせ
に格納アドレスの値を読み込むようにしてもよい。
【００１９】例えば、検査開始アドレスをｄ、ｅの２種
類、スキップ値をｊ、ｋの２種類として説明する。すな
わち、 ＳＴＡＤ１＝ｄ、Ｃ１＝ｊの時の格納アドレスをｆ11（Ｑ） ＳＴＡＤ１＝ｄ、Ｃ２＝ｋの時の格納アドレスをｆ12（Ｒ） ＳＴＡＤ２＝ｅ、Ｃ１＝ｊの時の格納アドレスをｆ21（Ｔ） ＳＴＡＤ２＝ｅ、Ｃ２＝ｋの時の格納アドレスをｆ22（Ｕ） とすると、格納アドレスｆ11（Ｑ）、ｆ12（Ｒ）、ｆ21
（Ｔ）、ｆ22（Ｕ）は、 ｆ11（Ｑ）＝ｄ＋ｊ＊ｘq ｆ12（Ｒ）＝ｄ＋ｋ＊ｘr ｆ21（Ｔ）＝ｅ＋ｊ＊ｘt ｆ22（Ｕ）＝ｅ＋ｋ＊ｘu 尚、ｆ11（Ｑ）≠ｆ12（Ｒ）≠ｆ21（Ｔ）≠ｆ22（Ｕ）
であり、ｘq 、ｘr 、ｘt 、ｘu は任意の値である。 で求められる。
類、スキップ値をｊ、ｋの２種類として説明する。すな
わち、 ＳＴＡＤ１＝ｄ、Ｃ１＝ｊの時の格納アドレスをｆ11（Ｑ） ＳＴＡＤ１＝ｄ、Ｃ２＝ｋの時の格納アドレスをｆ12（Ｒ） ＳＴＡＤ２＝ｅ、Ｃ１＝ｊの時の格納アドレスをｆ21（Ｔ） ＳＴＡＤ２＝ｅ、Ｃ２＝ｋの時の格納アドレスをｆ22（Ｕ） とすると、格納アドレスｆ11（Ｑ）、ｆ12（Ｒ）、ｆ21
（Ｔ）、ｆ22（Ｕ）は、 ｆ11（Ｑ）＝ｄ＋ｊ＊ｘq ｆ12（Ｒ）＝ｄ＋ｋ＊ｘr ｆ21（Ｔ）＝ｅ＋ｊ＊ｘt ｆ22（Ｕ）＝ｅ＋ｋ＊ｘu 尚、ｆ11（Ｑ）≠ｆ12（Ｒ）≠ｆ21（Ｔ）≠ｆ22（Ｕ）
であり、ｘq 、ｘr 、ｘt 、ｘu は任意の値である。 で求められる。
【００２０】そして、検査開始アドレスをｄ、スキップ
値をｊとしたとき、ｆ11（Ｑ）は読み込むアドレスであ
り、他の格納アドレス、ｆ12（Ｒ）、ｆ21（Ｔ）、ｆ22
（Ｕ）は読み込まないアドレスである。また、検査開始
アドレスをｄ、スキップ値をｋとしたときは、ｆ
12（Ｒ）は読み込むアドレスであり、他の格納アドレ
ス、ｆ11（Ｑ）、ｆ21（Ｔ）、ｆ22（Ｕ）は読み込まな
いアドレスである。以下同様である。このようにして各
検査開始アドレスＳＴＡＤｉとスキップ値Ｃｂの組合わ
せに対する格納アドレスが決定されると、中央演算処理
装置の内部ＲＯＭに格納する。
値をｊとしたとき、ｆ11（Ｑ）は読み込むアドレスであ
り、他の格納アドレス、ｆ12（Ｒ）、ｆ21（Ｔ）、ｆ22
（Ｕ）は読み込まないアドレスである。また、検査開始
アドレスをｄ、スキップ値をｋとしたときは、ｆ
12（Ｒ）は読み込むアドレスであり、他の格納アドレ
ス、ｆ11（Ｑ）、ｆ21（Ｔ）、ｆ22（Ｕ）は読み込まな
いアドレスである。以下同様である。このようにして各
検査開始アドレスＳＴＡＤｉとスキップ値Ｃｂの組合わ
せに対する格納アドレスが決定されると、中央演算処理
装置の内部ＲＯＭに格納する。
【００２１】次に、外部ＲＯＭ３の検査用データの作成
を行なう。図３に検査用データの作成フローを示す。
を行なう。図３に検査用データの作成フローを示す。
【００２２】まず、ｉ＝１（Ｆ−１）、ａ＝ＳＴＡＤ
１、ｂ＝１（Ｆ−２）、Ｓ（０）＝０、ｊ＝１とする
（Ｆ−３）。次に、アドレスａのデータｈ（ａ）を読み
取り、Ｓ（ｊ−１）、すなわちＳ（０）＝０に加えてＳ
（１）とし、ｊに１を加える（Ｆ−４）。そして、ａに
Ｃ１を加えた値をａとする（Ｆ−５）。
１、ｂ＝１（Ｆ−２）、Ｓ（０）＝０、ｊ＝１とする
（Ｆ−３）。次に、アドレスａのデータｈ（ａ）を読み
取り、Ｓ（ｊ−１）、すなわちＳ（０）＝０に加えてＳ
（１）とし、ｊに１を加える（Ｆ−４）。そして、ａに
Ｃ１を加えた値をａとする（Ｆ−５）。
【００２３】Ｃ１が加えられたａが格納アドレスかどう
かを判断し（Ｆ−６）、格納アドレスなら（Ｆ−５）に
戻り、異なればａが最終アドレスかどうか判断する（Ｆ
−７）。（Ｆ−７）にて、最終アドレスに至っていなけ
れば（Ｆ−４）に戻り、最終アドレスであれば（Ｆ−
８）に進む。（Ｆ−４）に戻ると、スキップした次のア
ドレスのデータを読み込み、その値をＳ（１）に加えて
Ｓ（２）を求める。
かを判断し（Ｆ−６）、格納アドレスなら（Ｆ−５）に
戻り、異なればａが最終アドレスかどうか判断する（Ｆ
−７）。（Ｆ−７）にて、最終アドレスに至っていなけ
れば（Ｆ−４）に戻り、最終アドレスであれば（Ｆ−
８）に進む。（Ｆ−４）に戻ると、スキップした次のア
ドレスのデータを読み込み、その値をＳ（１）に加えて
Ｓ（２）を求める。
【００２４】このようにして順次Ｓ（ｊ）を求めてい
き、その間アドレスが格納アドレスに該当するときは、
スキップして次のアドレスのデータを加える。ａが最終
アドレスに達すると、ｉ＝１、ｂ＝１の格納アドレスｆ
11にチェックサムＳ（ｊ）を格納する。これで、ｉ＝
１、ｂ＝１の場合が終了する。
き、その間アドレスが格納アドレスに該当するときは、
スキップして次のアドレスのデータを加える。ａが最終
アドレスに達すると、ｉ＝１、ｂ＝１の格納アドレスｆ
11にチェックサムＳ（ｊ）を格納する。これで、ｉ＝
１、ｂ＝１の場合が終了する。
【００２５】次に、ｂに１を加え（Ｆ−９）、ｂがｎを
越えているかどうか判断し（Ｆ−１０）、越えていなけ
れば（Ｆ−３）に戻り、ｉ＝１、ｂ＝２の場合の計算を
同様に行なう。そして、ａが最終アドレスになれば、ｉ
＝１、ｂ＝２のときのチェックサムＳ（ｊ）を格納アド
レスｆ12に格納する。
越えているかどうか判断し（Ｆ−１０）、越えていなけ
れば（Ｆ−３）に戻り、ｉ＝１、ｂ＝２の場合の計算を
同様に行なう。そして、ａが最終アドレスになれば、ｉ
＝１、ｂ＝２のときのチェックサムＳ（ｊ）を格納アド
レスｆ12に格納する。
【００２６】その後は、ｂに１を順次加算して同様に計
算を行ない、ｂがｎを越えたとき（Ｆ−１０）、ｉに１
を加え（Ｆ−１１）、ｉがｍを越えているかどうか判断
し（Ｆ−１２）、越えていなければ（Ｆ−２）に戻り、
ｉ＝２として同様にｂ＝１からｂ＝ｎまで計算を行な
い、それぞれのチェックサムを格納アドレスに格納す
る。
算を行ない、ｂがｎを越えたとき（Ｆ−１０）、ｉに１
を加え（Ｆ−１１）、ｉがｍを越えているかどうか判断
し（Ｆ−１２）、越えていなければ（Ｆ−２）に戻り、
ｉ＝２として同様にｂ＝１からｂ＝ｎまで計算を行な
い、それぞれのチェックサムを格納アドレスに格納す
る。
【００２７】そしてｉがｍを越えると全ての組み合わせ
に対して計算と計算結果の格納を行なったこととなり処
理を終了する。このようにして検査用データを格納した
外部ＲＯＭ３を作る。
に対して計算と計算結果の格納を行なったこととなり処
理を終了する。このようにして検査用データを格納した
外部ＲＯＭ３を作る。
【００２８】次に、上記の方法で作成した外部ＲＯＭ３
を図１のシステムで使用する場合の検査方法について説
明する。
を図１のシステムで使用する場合の検査方法について説
明する。
【００２９】検査方法を、図４の外部ＲＯＭチェックフ
ローに従い説明する。
ローに従い説明する。
【００３０】まず、システムの電源をＯＮすると中央演
算処理装置はＥＥＰＲＯＭに格納されている外部ＲＯＭ
のエラーフラグを読み込み（Ｇ−１）、過去にチェック
サムによりエラーが発生していたかどうかを確認する。
過去にエラーが発生していた場合には（Ｇ−２）自動的
に電源をＯＦＦし、システムを停止させる。過去にエラ
ーが発生していない場合は検査ルーチンに進み以下のよ
うに外部ＲＯＭ３の検査を行なう。
算処理装置はＥＥＰＲＯＭに格納されている外部ＲＯＭ
のエラーフラグを読み込み（Ｇ−１）、過去にチェック
サムによりエラーが発生していたかどうかを確認する。
過去にエラーが発生していた場合には（Ｇ−２）自動的
に電源をＯＦＦし、システムを停止させる。過去にエラ
ーが発生していない場合は検査ルーチンに進み以下のよ
うに外部ＲＯＭ３の検査を行なう。
【００３１】まず内部ＲＯＭに記憶されている検査開始
アドレスＳＴＡＤｉとスキップ値Ｃｂの中からランダム
に検査開始アドレスとスキップ値を選択し、ｉとｂの値
を定める。又、ａ＝ＳＴＡＤＩ、Ｓ（０）＝０、ｊ＝１
とする（Ｇ−３）（Ｇ−４）（Ｇ−５）。
アドレスＳＴＡＤｉとスキップ値Ｃｂの中からランダム
に検査開始アドレスとスキップ値を選択し、ｉとｂの値
を定める。又、ａ＝ＳＴＡＤＩ、Ｓ（０）＝０、ｊ＝１
とする（Ｇ−３）（Ｇ−４）（Ｇ−５）。
【００３２】選択された検査開始アドレスとスキップ値
に基づき検索アドレスを求め、検索アドレスのデータを
Ｓ（ｊ）に加算する（Ｇ−６）。検査開始アドレスにス
キップ値を加え（Ｇ−７）、検索アドレスが格納アドレ
スであれば（中央演算処理装置は全てのチェックサム格
納アドレスを記憶してある。）（Ｇ−７）に戻り、かつ
現在計算中のチェックサムの結果が格納されている格納
アドレスの場合（格納アドレスが複数ある場合はその判
断をした上で。）は、その値ｈ（ａ）＝ＣＳｙを読み取
り、ＲＡＭに格納する（Ｇ−９）。ａが最終アドレスを
越えたら（Ｇ−１０）、計算結果のＳ（ｊ−１）とＲＡ
Ｍに格納されたＣＳｙとを比較し（Ｇ−１１）、等しけ
れば正常であると判断し、通常のシーケンスに移行し、
等しくなければｐ＝１としてＥＥＰＲＯＭのエラーフラ
グに１を格納し電源をＯＦＦしてシステムを停止する。
に基づき検索アドレスを求め、検索アドレスのデータを
Ｓ（ｊ）に加算する（Ｇ−６）。検査開始アドレスにス
キップ値を加え（Ｇ−７）、検索アドレスが格納アドレ
スであれば（中央演算処理装置は全てのチェックサム格
納アドレスを記憶してある。）（Ｇ−７）に戻り、かつ
現在計算中のチェックサムの結果が格納されている格納
アドレスの場合（格納アドレスが複数ある場合はその判
断をした上で。）は、その値ｈ（ａ）＝ＣＳｙを読み取
り、ＲＡＭに格納する（Ｇ−９）。ａが最終アドレスを
越えたら（Ｇ−１０）、計算結果のＳ（ｊ−１）とＲＡ
Ｍに格納されたＣＳｙとを比較し（Ｇ−１１）、等しけ
れば正常であると判断し、通常のシーケンスに移行し、
等しくなければｐ＝１としてＥＥＰＲＯＭのエラーフラ
グに１を格納し電源をＯＦＦしてシステムを停止する。
【００３３】したがって、本実施例によれば、検索アド
レスがスキップすることから外部ＲＯＭ３の検査を短時
間で行なうことができ、しかも外部ＲＯＭ３への不正な
書き込みが行なわれていた場合には確実に検出すること
ができる。又検査開始アドレスとスキップ値をそれぞれ
ｍ種類とｎ種類とすると、ｍ×ｎ通りのチェックサム検
査方法とすることができる。
レスがスキップすることから外部ＲＯＭ３の検査を短時
間で行なうことができ、しかも外部ＲＯＭ３への不正な
書き込みが行なわれていた場合には確実に検出すること
ができる。又検査開始アドレスとスキップ値をそれぞれ
ｍ種類とｎ種類とすると、ｍ×ｎ通りのチェックサム検
査方法とすることができる。
【００３４】又、他の実施例として、読み出しデータｈ
に対し、固定の記号（コード）により排他的論理和を施
しチェックサムＳの計算を行なうようにしてもよい。こ
のようにしても上記実施例と同様、外部ＲＯＭのチェッ
ク時間を短縮することが可能となる。
に対し、固定の記号（コード）により排他的論理和を施
しチェックサムＳの計算を行なうようにしてもよい。こ
のようにしても上記実施例と同様、外部ＲＯＭのチェッ
ク時間を短縮することが可能となる。
【００３５】
【発明の効果】本発明の外部ＲＯＭデータ検査方法によ
れば検索アドレスをスキップさせて計算結果を得ること
とし、かつ検索アドレスの中に計算結果を格納して読み
出すこととしたことから、外部ＲＯＭのチェック時間を
短縮できる。又任意に検査開始アドレスとスキップ値を
選択できるため、検査方法が数種類にも及び、しかもそ
れらを解読することが困難であることから、不正にＲＯ
Ｍを書き換えて使用することを確実に防止することがで
きる。
れば検索アドレスをスキップさせて計算結果を得ること
とし、かつ検索アドレスの中に計算結果を格納して読み
出すこととしたことから、外部ＲＯＭのチェック時間を
短縮できる。又任意に検査開始アドレスとスキップ値を
選択できるため、検査方法が数種類にも及び、しかもそ
れらを解読することが困難であることから、不正にＲＯ
Ｍを書き換えて使用することを確実に防止することがで
きる。
【図１】本発明の検査方法を実施する装置全体を示す構
成図である。
成図である。
【図２】外部ＲＯＭの内部構成図である。
【図３】ＲＯＭデータの作成方法を示すフローチャート
である。
である。
【図４】外部ＲＯＭの検査方法示すフローチャートであ
る。
る。
１ 中央演算処理装置 ２ 外部ＲＯＭ ３ ＥＥＰＲＯＭ
Claims (4)
- 【請求項１】 ＣＰＵの内部ＲＯＭには予め、検査開始
アドレスとスキップ値、及び該検査開始アドレスに前記
スキップ値を順次加算して求められる検索アドレスの中
から決定した格納アドレスとを記憶させ、 外部ＲＯＭには、前記各検索アドレスのデータの計算結
果を前記格納アドレスに格納しておき、 前記検索アドレスの各データの計算結果を前記格納アド
レスの値と比較し、等しいとき当該外部ＲＯＭを正常と
判断するようにしたことを特徴とするＲＯＭデータ検査
方法。 - 【請求項２】 ＣＰＵの内部ＲＯＭには予め、少なくと
も一方が複数の検査開始アドレスとスキップ値、及び該
検査開始アドレスと前記スキップ値の全ての組合わせに
対して前記検査開始アドレスに前記スキップ値を順次加
算して求められる検索アドレスの中から決定した格納ア
ドレスを記憶させ、 外部ＲＯＭには、前記内部ＲＯＭ内の検査開始アドレス
とスキップ値の全ての組合わせに対して求められた前記
検索アドレスの各データの計算結果を該組み合わせにか
かる前記格納アドレスに格納しておき、 前記検査開始アドレスとスキップ値から任意な組み合わ
せを選択し、該組み合わせに従って求められる各検索ア
ドレスのデータの計算結果を該組み合わせにかかる前記
格納アドレスの値と比較し、等しいとき当該外部ＲＯＭ
を正常と判断するようにしたことを特徴とするＲＯＭデ
ータ検査方法。 - 【請求項３】 前記検索アドレスのデータの計算を加算
により行なうことを特徴とする請求項１又は２に記載の
ＲＯＭデータ検査方法。 - 【請求項４】 前記検索アドレスのデータの計算を排他
的論理和により行なうことを特徴とする請求項１又は２
に記載のＲＯＭデータ検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107462A JPH08305638A (ja) | 1995-05-01 | 1995-05-01 | Ｒｏｍデータ検査方法 |
| AU51972/96A AU712626B2 (en) | 1995-05-01 | 1996-04-30 | Data check method for an external memory and check system for an external ROM data |
| GB9609144A GB2300500B (en) | 1995-05-01 | 1996-05-01 | Data check method and system |
| US08/641,532 US5748886A (en) | 1995-05-01 | 1996-05-01 | Data check method for an external memory and check system for an external ROM data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107462A JPH08305638A (ja) | 1995-05-01 | 1995-05-01 | Ｒｏｍデータ検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08305638A true JPH08305638A (ja) | 1996-11-22 |
Family
ID=14459801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7107462A Pending JPH08305638A (ja) | 1995-05-01 | 1995-05-01 | Ｒｏｍデータ検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5748886A (ja) |
| JP (1) | JPH08305638A (ja) |
| AU (1) | AU712626B2 (ja) |
| GB (1) | GB2300500B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327402B1 (ko) * | 1999-03-15 | 2002-03-13 | 구자홍 | 마이크로 프로세서의 자기진단장치 및 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW451212B (en) * | 1999-12-03 | 2001-08-21 | Macronix Int Co Ltd | Read only memory chip having a built in testing circuit |
| US6938164B1 (en) * | 2000-11-22 | 2005-08-30 | Microsoft Corporation | Method and system for allowing code to be securely initialized in a computer |
| JP3867530B2 (ja) * | 2001-08-14 | 2007-01-10 | 日産自動車株式会社 | デジタルデータの改竄検出プログラム，改竄検出方法並びに改竄検出装置 |
| US8127203B2 (en) * | 2007-09-17 | 2012-02-28 | Infineon Technologies Ag | Method, data processing apparatus and wireless device |
| WO2010084712A1 (ja) * | 2009-01-23 | 2010-07-29 | 日本電気株式会社 | データ検索装置 |
| WO2013184125A1 (en) * | 2012-06-08 | 2013-12-12 | Hewlett-Packard Development Company, L.P. | Checkpointing using fpga |
| US20230342781A1 (en) * | 2022-04-25 | 2023-10-26 | Sora ID, Inc. | System and method for identity verification |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340048A (ja) * | 1989-03-09 | 1991-02-20 | Fujitsu Ltd | メモリエラー処理方式 |
| JPH03129545A (ja) * | 1989-10-16 | 1991-06-03 | Fujitsu Ltd | メモリ診断方式 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522821B2 (ja) * | 1974-11-15 | 1980-06-19 | ||
| US4442519A (en) * | 1982-03-05 | 1984-04-10 | International Business Machines Corporation | Memory address sequence generator |
| JP2565495B2 (ja) * | 1986-08-27 | 1996-12-18 | 株式会社日立製作所 | デ−タ処理システム |
| DE3751002T2 (de) * | 1986-10-20 | 1995-10-05 | Nippon Telegraph & Telephone | Halbleiterspeicher. |
| US5206940A (en) * | 1987-06-05 | 1993-04-27 | Mitsubishi Denki Kabushiki Kaisha | Address control and generating system for digital signal-processor |
| JP2589713B2 (ja) * | 1987-11-20 | 1997-03-12 | 株式会社日立製作所 | データプロセッサ及びデータ処理システム |
| EP0414811B1 (en) * | 1988-05-03 | 1997-02-19 | Wang Laboratories, Inc. | Microprocessor having external control store |
| US5049874A (en) * | 1988-09-20 | 1991-09-17 | Casio Computer Co., Ltd. | Paging receiver with external memory means |
| JP2745669B2 (ja) * | 1989-04-27 | 1998-04-28 | ブラザー工業株式会社 | プリンタ |
| JPH0393098A (ja) * | 1989-09-04 | 1991-04-18 | Sharp Corp | 集積回路 |
| JPH0479098A (ja) * | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | 半導体記憶装置 |
| JPH05233352A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | マイクロプロセッサ |
-
1995
- 1995-05-01 JP JP7107462A patent/JPH08305638A/ja active Pending
-
1996
- 1996-04-30 AU AU51972/96A patent/AU712626B2/en not_active Ceased
- 1996-05-01 GB GB9609144A patent/GB2300500B/en not_active Expired - Fee Related
- 1996-05-01 US US08/641,532 patent/US5748886A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340048A (ja) * | 1989-03-09 | 1991-02-20 | Fujitsu Ltd | メモリエラー処理方式 |
| JPH03129545A (ja) * | 1989-10-16 | 1991-06-03 | Fujitsu Ltd | メモリ診断方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327402B1 (ko) * | 1999-03-15 | 2002-03-13 | 구자홍 | 마이크로 프로세서의 자기진단장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2300500A (en) | 1996-11-06 |
| AU5197296A (en) | 1996-11-14 |
| AU712626B2 (en) | 1999-11-11 |
| GB9609144D0 (en) | 1996-07-03 |
| GB2300500B (en) | 1999-11-10 |
| US5748886A (en) | 1998-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08305638A (ja) | Ｒｏｍデータ検査方法 | |
| US4368532A (en) | Memory checking method | |
| US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| US6567940B1 (en) | Method of testing random-access memory | |
| JP5350949B2 (ja) | 不揮発性メモリの試験方法及びメモリ試験装置 | |
| JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| CN106549814A (zh) | 设备参数有效性的校验方法及设备 | |
| US8103933B2 (en) | Method for securing data and device for implementing the same | |
| US7484147B2 (en) | Semiconductor integrated circuit | |
| AU655642B2 (en) | Method of self-diagnosing a mobile telephone set for use in a mobile telephone switching system and mobile telephone set being applied the method | |
| JPH0540836A (ja) | シングルチツプマイクロコンピユータ | |
| CN115756923B (zh) | 内存故障的处理方法、装置、设备及存储介质 | |
| JP2001350596A (ja) | 記憶装置 | |
| JPS5856291A (ja) | ランダムアクセスメモリの検査方法 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH1196012A (ja) | 分散制御装置 | |
| CN110825557B (zh) | 存储方法及存储系统 | |
| JPH04257030A (ja) | 読み出し専用メモリパッチ方式 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| CN107273233A (zh) | 一种数据读取方法和装置 | |
| JPS60124100A (ja) | 読出し専用メモリの試験装置 | |
| JP2741878B2 (ja) | メモリデバイス試験装置 | |
| JP3546321B2 (ja) | 実装ｒｏｍの検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |