JPH0337789B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号遅延装置に係り、入力複合映
像信号を、簡単かつ安価な回路構成によつて１フ
イールド遅延して出力する映像信号遅延装置に関
する。

従来の技術 従来より、VTRその他の映像信号再生装置に
おいて、所謂ライン相関性やフイールド相関性を
利用して再生複合映像信号中に含まれるノイズを
低減するためのノイズリダクシヨン回路内には、
１水平走査期間（1H）又は１フイールドの遅延
装置が設けられており、またドロツプアウト補償
のためなどにも遅延装置が使用される。このよう
に、従来より映像信号遅延装置は種々の用途に供
されており、第７図にこの従来の映像信号遅延装
置の一例のブロツク系統図を示す。同図中、入力
端子１に入来した複合映像信号は、半導体遅延回
路部２に供給される。この半導体遅延回路部２は
入力用水平転送レジスタ３とｎ列（ただしｎは２
以上の自然数）の垂直転送レジスタ４₁〜４ｎと
出力用水平転送レジスタ５とが夫々マトリクス状
に配置された構成とされている。

第８図はこの半導体遅延回路部２の詳細な構成
の一例を示す。同図において、半導体遅延回路部
２は（ｍ＋１）×ｎ個（ただし、ｍは２以上の自
然数）のセルがｍ＋１行ｎ列のマトリクス状に配
置されている。第１行L₁のｎ個のセルC₁〜Cnが
入力用水平転送レジスタ３を構成しており、同様
に第ｍ＋１行Lm＋１のｎ個のセルが出力用水平
転送レジスタ５を構成しており、第２行から第ｍ
行までの（ｍ−１）×ｎ個のセル４₁₁〜４ｎ（ｍ−
１）がｎ列の垂直転送レジスタ４₁〜４ｎを構成
している。ここで、垂直方向にｍ−１個配置され
ているセル４₁₁〜４₁（ｍ−１）が垂直転送レジス
タ４₁を構成しており、以下同様にセル４₂₁〜４₂
（ｍ−１）が垂直転送レジスタ４₂を構成し、セル
４n₁〜４ｎ（ｍ−１）が垂直転送レジスタ４ｎを
構成している。

これらのｎ×（ｍ＋１）個のセルは例えばチヤ
ージ・カツプルド・デバイス（CCD）により構
成されており、また入出力信号の向きが逆方向に
ならないように、左右逆方向に入出力端子が水平
転送レジスタ３，５に夫々設けられている。かか
る第８図に示す如き構成の遅延回路部２は本出願
人が先に特開昭58−134524号公報等にて提案した
回路である。

再び第７図に戻つて説明するに、入力端子１よ
りの複合映像信号または水平同期信号分離回路６
にも供給され、ここで水平同期信号を分離抽出さ
れた後、水平転送クロツク発生回路７及び垂直転
送クロツク発生回路８に夫々供給される。水平転
送クロツク発生回路７は入力複合映像信号を第１
０図Ａに示すものとすると、第１０図Ｂ，Ｃに
夫々示す如く、互いに逆相で入力複合映像信号の
1H期間当り、水平転送レジスタ３，５のセルの
数に等しいｎ個のパルスをクロツクパルスφ_H，
φ_Hとして発生し、これを水平転送レジスタ３及
び５に夫々供給する。

一方、垂直転送クロツク発生回路８は例えば第
９図に示す如く、２個の単安定マルチバイブレー
タ（モノマルチ）１１及び１２が縦続接続された
構成とされており、入力端子１０に入来した水平
同期信号をモノマルチ１１により時間T₁だけ遅
延し、次のモノマルチ１２によりパルス幅T₂の
第１０図Ｄに示す如き1H周期のパルスを生成す
る。モノマルチ１２の出力パルスは出力端子１４
より垂直転送クロツクパルスφ_Vとして垂直転送
レジスタ４₁〜４ｎに夫々供給される一方、イン
バータ１３により位相反転されて第１０図Ｅに示
す如き垂直転送クロツクパルス_Vに変換された
後出力端子１５を介して垂直転送レジスタ４₁〜
４ｎに夫々供給される。ここで、上記のクロツク
パルスφ_V及び_Vの発生位置は、一例として第１
０図Ａ，Ｄ，Ｅよりわかるように、入力複合映像
信号のバツクポーチ内に選定されており、そのパ
ルス幅T₂は1μs程度である。更にクロツクパルス
φ_H及び_Hはφ_V及び_Vが発生する期間以外に発生
するように構成されている。

これにより、入力用水平転送レジスタ３に供給
された入力複合映像信号は、クロツクパルスφ_H
及び_Hでサンプリングされた如き信号波形で、
水平転送レジスタ３を構成する。ｎ個のセルC₁
〜Cnの夫々に順次に記憶される。すなわち、入
力複合映像信号はクロツクパルスφ_H，_Hに基づ
き順次にC₁→C₂→C₃→…→Cnの順で転送されて
いき、クロツクパルスφ_H，_Hがｎ個入力された
時点で（1Hよりやや短い期間）各セルC₁〜Cnの
すべてに入力複合映像信号のｎ個のサンプリング
波形が記憶され終る（水平転送が終了する）。次
に、クロツクパルスφ_H，_Hは発生されず、クロ
ツクパルスφ_V，_Vが第１０図Ｄ，Ｅに示す如く
バツクポーチ期間内で発生されるので、セルC₁
〜Cnに保持されているｎ個のサンプリング波形
が垂直転送レジスタ４₁〜４ｎの１行目の各セル
４₁₁，４₂₁，…，４n₁へ夫々並列に転送される。
これにより、1H期間の水平転送と垂直転送とが
夫々終了する。

以下、上記と同様の動作が繰り返され、水平転
送レジスタ３に保持されたｎ個のサンプリング信
号はｍ回の垂直転送で出力用水平転送レジスタ５
に入力され、以後クロツクパルスφ_H，_Hにより
出力端子９へ直列に出力される。この結果、mH
の遅延が付与された複合映像信号が出力端子９よ
り取り出されることになる。

従つて、入力複合映像信号が走査線数525本方
式の複合映像信号であり、これを１フイールド−
0.5H遅延する場合は、上記のｍの値は262に選定
され、入力複合映像信号の垂直帰線消去期間
（V.BLK）付近の波形を第１１図Ａ、クロツクパ
ルスφ_Vの波形を同図Ｂに示すものとすると、出
力端子９には同図Ｃに示す波形の262H遅延され
た複合映像信号が取り出される。

発明が解決しようとする問題点 しかるに、上記の従来の映像信号遅延装置は、
通過帯域幅を広くとるためには、水平転送クロツ
クパルスの繰り返し周波数（水平転送クロツク周
波数）を高くすることが必要で、更に所要の遅延
時間を得るためには上記水平転送クロツク周波数
が高くなつた分だけ多くの段数のレジスタを必要
とするため、装置が高価となるという問題点があ
つた。

またフイールド遅延回路を用いてフイールド相
関を利用した信号処理を行なう場合、テレビジヨ
ン映像信号はインターレースのために１フイール
ドの走査線数が262.5本（走査線数525本方式の場
合）、又は312.5本（走査線数625本方式の場合）
で、0.5の端数が生ずるのに対して、垂直転送レ
ジスタ４₁〜４ｎの行数は自然数個であるために
上記の従来遅延装置の遅延時間は1Hの自然数倍
しかとり得ず、よつて画面上、上下のどちらか一
定方向へずれたフイールド相関しかとれなかつ
た。

そこで、本発明は水平転送クロツク周波数を、
映像信号の必要周波数帯域の上限周波数よりも若
干高い周波数に選定し、これにより標本化及び遅
延して得られた、互いに逆位相の１フイールド±
0.5Hの遅延時間が夫々付与された２種の遅延映
像信号を、上記水平転送クロツクに応じて交互に
切換出力することにより、上記の問題点を解決し
た映像信号遅延装置を提供することを目的とす
る。

問題点を解決するための手段 第１図は本発明装置の構成を示すブロツク図
で、入力端子１に入来した輝度信号等の入力複合
映像信号はフイールド遅延回路手段２０に供給さ
れ、ここで次式で示される標本化周波数f_S f_S≒（2k＋１）・（f_H／２） (1) （ただし、上式中、ｋは自然数、f_Hは入力複合映
像信号の水平走査周波数） のクロツクパルスで標本化されると共に、１フイ
ールド期間−0.5Hの期間遅延される。フイール
ド遅延回路手段２０から取り出された遅延被標本
化信号（第１の遅延信号）はスイツチ回路手段２
１に供給される一方、遅延回路２２により更に
1H遅延され、全部で１フイールド期間＋0.5Hの
期間遅延された第２の遅延信号とされた後スイツ
チ回路手段２１に供給される。スイツチ回路手段
２１はフイールド遅延回路手段２０よりの前記ク
ロツクパルスをスイツチング信号として供給さ
れ、上記の第１及び第２の遅延信号を夫々交互に
切換えて所望の１フイールド遅延映像信号として
出力端子２３へ出力する。

作 用 入力複合映像信号を上記(1)式に示した標本化周
波数f_Sで標本化して得た被標本化信号は、或る１
フイールドの画面内において、任意の相隣る２本
の走査線には、第２図の破線及び上に白丸で
示す如く、１／f_Sの時間間隔毎の標本点の時系列
的合成信号であり、かつ、相隣る走査線，間
では水平走査方向に１／（2f_S）なる時間間隔だ
け相対的にずれて表示される各標本点の時系列的
合成信号である。ここで、フイールド遅延回路手
段２０より第２図に破線で示す走査線の被標本
化信号が取り出されている時には、遅延回路２２
からは同図に破線で示す、それよりも1H過去
の走査線の被標本化信号が取り出されている。従
つて、入力複合映像信号を前記標本化周波数f_Sで
標本化して得た、遅延前の第２図に実線で示し
た現時刻のフイールドの被標本化信号に対して、
フイールド遅延回路２０からは１フイールド−
0.5H過去の同図に破線で示した走査線に表示
されるべき被標本化信号（第１の遅延信号）が取
り出され、一方、遅延回路２２からは１フイール
ド＋0.5H過去の同図に破線で示した走査線に
表示されるべき被標本化信号（第２の遅延信号）
が取り出されていることになる。

スイツチ回路手段２１はこの第１の遅延信号と
第２の遅延信号とを前記標本化周波数f_Sと同一周
波数のクロツクパルスでスイツチング制御され、
フイールド遅延回路手段２０より第１の遅延信号
の標本点が出力されるときはこれを選択出力し、
遅延回路２２から第２の遅延信号の標本点が出力
されるときにはこれを選択出力するから、スイツ
チ回路手段２１より出力端子２３へ出力される信
号は、第１及び第２の遅延信号の各標本点を交互
に時系列的に合成した合成信号となる。この合成
信号は、１フイールド過去の被標本化信号から生
成された予測信号であり、第２図に黒丸で示す走
査線上の各位置に標本点が配列表示される如き
被標本化信号であり、等価的に標本化周波数f_Sの
２倍の周波数2f_Sで標本化され、かつ、丁度１フ
イールド遅延された信号に相当する。

これにより、標本化周波数f_Sを入力複合映像信
号の必要周波数帯域の上限周波数の２倍以上のナ
イキストのサンプリング定理を満たす高周波数の
クロツクパルスを使用しなくとも、低い周波数の
クロツクパルスを用いて所要通過帯域幅の遅延信
号を得ることができる。以下、本発明の各実施例
について第３図乃至第６図と共に説明する。

実施例 第３図は本発明装置の第１実施例のブロツク系
統図を示す。同図中、第１図及び第７図と同一構
成部分には同一符号を付してある。本実施例はフ
イールド遅延回路２０として第７図に示した半導
体遅延回路部２を含む遅延回路を使用した例で、
半導体遅延回路部２の各垂直転送レジスタ４₁〜
４ｎの各段数（行数）ｍ−１は、入力複合映像信
号の１フイールド−0.5Hの期間のＨ数から１を
差し引いた値に選定されている。従つて、各垂直
転送レジスタの各段数は、入力複合映像信号が走
査線数525本方式の場合は261段（前記ｍの値が
262）、走査線数625本方式の場合は311段（前記ｍ
の値が312）となる。これにより、半導体遅延回
路部２は1H毎に１回垂直転送を行なうと、入力
複合映像信号をその１フイールド−0.5Hの期間
（走査線数525本方式の場合は262H、走査線数625
本方式の場合は312H）遅延して出力端子９へ出
力する。

ここで、本実施例では水平転送クロツク発生回
路２４は水平同期信号分離回路６よりの水平同期
信号に基づいて、前記(1)式を満たす繰り返し周波
数f_Sの水平転送用クロツクパルスφ_H，_Hを夫々発
生するから、半導体遅延回路部２からはこの水平
転送クロツク周波数f_Sで標本化され、かつ、１フ
イールド−0.5Hの期間遅延された被標本化信号
（第１の遅延信号）が取り出されることになる。
この水平転送クロツク周波数f_Sは前記した如く、
入力複合映像信号の必要周波数帯域の上限周波数
の２倍未満の周波数で、従来のナイキストの標本
化定理を満たす水平転送クロツク周波数よりも低
いから、水平転送レジスタのセルの数及び垂直転
送レジスタの数（すなわち、前記の列数ｎ）は従
来よりも少なくて済み、半導体遅延回路部２の構
成を安価で小型なものにすることができる。

フイールド遅延回路手段２０を構成する半導体
遅延回路部２から取り出された第１の遅延信号は
出力端子９を介してクロツク成分除去用低域フイ
ルタ２５に供給され、ここでクロツク成分を除去
された後スイツチ回路２６の端子２６ａに印加さ
れる一方、1H遅延回路２７に供給される。1H遅
延回路２７は遅延回路２２を構成しており、１フ
イールド−0.5H遅延された第１の遅延信号を1H
遅延することにより、入力複合映像信号を１フイ
ールド＋0.5H遅延した第２の遅延信号をスイツ
チ回路２６の端子２６ｂに印加する。

スイツチ回路２６は水平転送クロツク発生回路
２４よりの水平転送用クロツクパルスφ_Hがパル
ス遅延回路２８を通してスイツチング信号として
印加される。ここで、水平転送用クロツクパルス
φ_Hは例えばハイレベルの期間に水平転送を行な
わせ、ローレベルの期間は水平転送を休止させる
ものとすると、スイツチ回路２６はパルス遅延回
路２８よりの水平転送用クロツクパルスφ_Hのハ
イレベル期間では端子２６ａの入力第１の遅延信
号を選択出力し、φ_Hのローレベル期間では端子
２６ｂの入力第２の遅延信号を選択出力するよう
にスイツチング制御される。これにより、前記し
た如く、スイツチ回路２６から、等価的に水平転
送クロツク周波数f_Sの２倍の周波数2f_Sで標本化さ
れた如き被標本化信号であつて、かつ、丁度１フ
イールド遅延された信号が取り出され、スイツチ
回路２６のスイツチングに伴うノイズを除去する
ための低域フイルタ２９を通して出力端子２３へ
出力される。

ここで、一例として水平転送クロツク周波数f_S
を4.9484MHzに選定した場合（(1)式のｋが314、
f_Hが15.73426kHzの場合）、標本化定理によつて
f_S／２、すなわち2.4742MHz以上の信号成分はそ
のままではこのサンプリング系より出力されない
が、本発明によれば、等価的に標本化周波数が
2f_Sになつているので、4.9484MHzまでの信号成分
が伝送される。また、スイツチ回路２６、パルス
遅延回路２８と共にスイツチ回路手段２１を構成
している低域フイルタ２９を通しても、上記の場
合は3MHz程度までの広い帯域の信号を伝送する
ことができる。

なお、パルス遅延回路２８は水平転送用クロツ
クパルスφ_H，_Hのドライバでの遅れや、クロツ
ク除去用低域フイルタ２５による遅れ等による、
水平転送用クロツクパルスφ_Hとスイツチ回路２
６の入力端における被標本化信号の実際の標本点
との間の伝送誤差を補正するために設けられてお
り、例えば第４図に示す如き公知の回路構成とさ
れている。第４図において、入力端子３１に入来
した水平転送用クロツクパルスφ_Hは、直流阻止
用コンデンサC₁、抵抗R₁を夫々介してNPNトラ
ンジスタQ₁のベースに供給され、ここで抵抗R₄
とコレクタの接続点より反転増幅されて取り出さ
れる一方、エミツタと抵抗R₅の接続点より非反
転増幅されて取り出される。抵抗R₂，R₃はベー
スバイアス用抵抗である。

トランジスタQ₁のコレクタより取り出された
入力信号と逆相の信号はコンデンサC₂を経て取
り出され、トランジスタQ₁のエミツタより可変
抵抗器VR₁を経て取り出された入力信号と同相の
信号と加算混合された後、抵抗R₆、エミツタフ
オロワを構成するNPNトランジスタQ₂、抵抗R₇
を経てNPNトランジスタQ₃のベースに供給され
る。トランジスタQ₃、抵抗R₈，R₉、コンデンサ
C₃及び可変抵抗器VR₂よりなる回路部は、前記
トランジスタQ₁、抵抗R₄，R₅、コンデンサC₂及
び可変抵抗器VR₁よりなる回路部と同一の動作を
行なつて得た信号を、抵抗R₁₀を介してNPNトラ
ンジスタQ₄のベースに供給する。トランジスタ
Q₄のエミツタと抵抗R₁₁の接続点より取り出され
た信号は、コンデンサC₄及び抵抗R₁₂よりなるフ
イルタを通してインバータ３２，３３及び抵抗
R₁₃よりなる波形整形回路に供給され、ここでパ
ルス列に変換された後出力端子３４より出力され
る。

上記の可変抵抗器VR₁，VR₂はCRによる移相
量を調整するためのもので、該移相量の調整によ
つて所望の遅延時間が得られる。

次に本発明装置の第２実施例について説明する
に、第５図は本発明装置の第２実施例の要部のブ
ロツク系統図を示す。同図中、第７図と同一構成
部分には同一符号を付してある。本実施例はフイ
ールド遅延回路手段２０として、デイジタルメモ
リを使用した場合の例で、遅延回路２２、スイツ
チ回路手段２１は夫々第３図と同様である。第５
図において、入力端子１に入来した複合映像信号
は、Ａ／Ｄ変換器３５に供給され、ここで、フエ
ーズ・ロツクド・ループ（PLL）３６よりの水
平同期信号に位相同期した、前記(1)式を満足する
繰り返し周波数f_Sのクロツクパルスに基づいてデ
イジタル的にサンプリングされる。このＡ／Ｄ変
換器３５の出力デイジタル信号はランダム・アク
セス・メモリ（RAM）３７に供給され、ここで
PLL３６よりのクロツクパルスに基づいて書き
込まれた後、１フイールド遅延して読み出され
る。

RAM３７より読み出された１フイールド遅延
デイジタル信号は、DA変換器３８に供給され、
ここでデイジタル−アナログ変換されて１フイー
ルド遅延映像信号とされた後、出力端子３９を介
して遅延回路２２及びスイツチ回路手段２１へ
夫々供給される。なお、PLL３６の出力クロツ
クパルスは、出力端子４０を介してスイツチ回路
手段２１のスイツチングパルスとして出力され
る。

次に本発明装置の応用例について説明する。第
６図は本発明装置を映像信号の雑音低減回路に適
用したブロツク系統図を示す。第６図において、
例えば磁気テープより再生された後復調された再
生複合映像信号は、入力端子４１を介して減算回
路４２及び４４に夫々供給される。減算回路４２
より取り出された再生映像信号は、本発明になる
映像信号遅延装置４３に供給され、ここで１フイ
ールド−0.5Hの期間遅延された後、減算回路４
４に供給される。減算回路４４は入力端子４１よ
りの再生複合映像信号から遅延装置４３の出力信
号を差し引く減算動作を行なつて得た信号を、リ
ミツタ４５を通して減算回路４２へ供給する。こ
こで、映像信号は一般に１フイールド間隔の映像
情報同士は互いに極めて近似しているという、所
謂フイールド相関性を有しているのに対し、雑音
はかかるフイールド相関性を有していない。

従つて、減算回路４４の出力信号は、主として
フイールド相関を有しない雑音である。リミツタ
４５はこの雑音が主である信号の振幅を、雑音の
ピークツウピークレベル程度に振幅制限する。減
算回路４２は入力端子４１よりの再生複合映像信
号からリミツタ４５の出力信号を差し引く動作を
行ない、再生複合映像信号中の雑音をリミツタ４
５の出力信号で略相殺して再び映像信号遅延装置
４３へ出力する一方、出力端子４６へ出力する。
このようにして、入力再生複合映像信号はその中
の雑音を低減されて出力端子４６より取り出され
る。

このような帰還路に１フイールド遅延回路を有
する、所謂巡回形フイールド相関ノイズリジユー
サーと呼称される雑音低減回路において、１フイ
ールド遅延回路として使用される本発明の映像信
号遅延装置４３は、前記した如く3MHz程度まで
の広帯域の映像信号を伝送することができるか
ら、従来に比しより高域の雑音まで十分に抑圧す
ることができる。

発明の効果 上述の如く、本発明によれば、クロツクパルス
周波数を所定の周波数に選定したので、入力複合
映像信号を広帯域で１フイールド遅延して出力す
ることができ、また回路構成を安価な構成とする
ことができ、更に１フイールド−0.5H遅延され
た映像信号と１フイールド＋0.5H遅延された映
像信号とを夫々クロツクパルスに応じて交互に出
力するようにしたので、必要帯域幅を実質的に確
保し、しかも電荷転送素子を使用した場合でも丁
度１フイールド分（262.5H又は312.5H）の遅延
時間相当の映像信号を得ることができ、またスイ
ツチ回路手段から第１及び第２の遅延信号を交互
に時系列的に合成した合成信号（即ち１フイール
ド過去の被標本化信号から生成された予測信号）
が出力されるため、画面上、上下どちらか一定方
向へ偏らないフイールド相関が可能な１フイール
ド遅延相当の映像信号を得ることができ、また更
に巡回形フイールド相関ノイズリジユーサーの１
フイールド遅延回路に使用した場合は従来のノイ
ズリジユーサーに比しより高域の雑音まで十分に
抑圧することができる等の特長を有するものであ
る。

【図面の簡単な説明】

第１図は本発明装置の構成を示すブロツク系統
図、第２図は本発明装置の動作原理を説明するた
めの図、第３図は本発明装置の第１実施例を示す
ブロツク系統図、第４図は第３図図示ブロツク系
統の要部の一例の回路図、第５図は本発明装置の
第２実施例の要部を示すブロツク系統図、第６図
は本発明を有する雑音低減回路の一例のブロツク
系統図、第７図は従来装置の一例を示すブロツク
系統図、第８図は半導体遅延回路部の構造の一例
を拡大して示す図、第９図は第７図の要部の一例
のブロツク系統図、第１０図及び第１１図は夫々
第７図の動作説明用信号波形図である。 １，４１……複合映像信号入力端子、２……半
導体遅延回路部、３……入力用水平転送レジス
タ、４₁〜４ｎ……垂直転送レジスタ、５……出
力用水平転送レジスタ、６……水平同期信号分離
回路、７，２４……水平転送クロツク発生回路、
８……垂直転送クロツク発生回路、９……遅延映
像信号出力端子、２０……フイールド遅延回路手
段、２１……スイツチ回路手段、２２……遅延回
路、２３……遅延映像信号出力端子、２５……ク
ロツク除去用低域フイルタ、２６……スイツチ回
路、２７……1H遅延回路、２８……パルス遅延
回路、３５……Ａ／Ｄ変換器、３６……フエー
ズ・ロツクド・ループ（PLL）、３７……ランダ
ム・アクセス・メモリ（RAM）、３８……Ｄ／
Ａ変換器。

Claims (1)

1. 【特許請求の範囲】 １ 輝度信号等の入力複合映像信号の上限周波数
   の２倍未満の周波数で、かつ、該上限周波数より
   も高い周波数であつて、次式で示される標本化周
   波数fs fs≒（2k＋１）・（f_H／２） （ただし、上式中、ｋは自然数、f_Hは該入力複合
   映像信号の水平走査周波数） のクロツクパルスで該入力複合映像信号を標本化
   すると共に、それにより得られた被標本化信号を
   １フイールド期間から0.5水平走査期間差し引い
   た期間遅延して得た第１の遅延信号を出力するフ
   イールド遅延回路手段と、 該フイールド遅延回路手段より取り出された該
   第１の遅延信号を１水平走査期間遅延して該被標
   本化信号を１フイールド期間に0.5水平走査期間
   加えた期間遅延して得た第２の遅延信号を出力す
   る遅延回路と、 該第１及び第２の遅延回路を、該クロツクパル
   スにより交互に切換えて１フイールド遅延映像信
   号として出力するスイツチ回路手段とよりなるこ
   とを特徴とする映像信号遅延装置。 ２ 該フイールド遅延回路手段は、該入力複合映
   像信号が直列に供給される入力用水平転送レジス
   タと、該入力用水平転送レジスタより並列に供給
   される信号を転送する複数列の垂直転送レジスタ
   と、該垂直転送レジスタより並列に供給される信
   号を保持した後水平転送をして遅延映像信号を直
   列に出力する出力用水平転送レジスタとからなる
   半導体遅延回路部と、該入力用及び出力用の両水
   平転送レジスタに水平転送を行なわせるための該
   クロツクパルスを発生して該入力用及び出力用の
   両水平転送レジスタに夫々供給する水平転送クロ
   ツク発生回路と、垂直転送用クロツクパルスを上
   記水平転送期間以外の期間中に発生して該垂直転
   送レジスタへ供給する垂直転送クロツク発生回路
   とよりなることを特徴とする特許請求の範囲第１
   項記載の映像信号遅延装置。 ３ 該スイツチ回路手段は、該フイールド遅延回
   路手段より取り出された該第１の遅延信号と該ク
   ロツクパルスとの位相誤差補正用のパルス遅延回
   路と、該パルス遅延回路により一定時間遅延され
   た該クロツクパルスにより該第１及び第２の遅延
   信号を交互に選択出力するようスイツチング制御
   されるスイツチ回路とよりなることを特徴とする
   特許請求の範囲第１項記載の映像信号遅延装置。 ４ 該フイールド遅延回路手段は、該入力複合映
   像信号が供給され、その水平同期信号に位相同期
   した該クロツクパルスを生成するクロツクパルス
   発生回路と、該クロツクパルスに基づいて該入力
   複合映像信号をアナログ−デイジタル変換する
   Ａ／Ｄ変換器と、該Ａ／Ｄ変換器の出力デイジタ
   ル信号を該クロツクパルスに基づいて１フイール
   ド期間から0.5水平走査期間差し引いた期間遅延
   して出力するメモリ回路と、該メモリ回路の出力
   デイジタル信号をデイジタル−アナログ変換して
   該第１の遅延信号として出力するＤ／Ａ変換器と
   よりなることを特徴とする特許請求の範囲第１項
   記載の映像信号遅延装置。