JPH033948B2 - - Google Patents
Info
- Publication number
- JPH033948B2 JPH033948B2 JP58151322A JP15132283A JPH033948B2 JP H033948 B2 JPH033948 B2 JP H033948B2 JP 58151322 A JP58151322 A JP 58151322A JP 15132283 A JP15132283 A JP 15132283A JP H033948 B2 JPH033948 B2 JP H033948B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- groove
- film
- glass layer
- oxide glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し特にその
絶縁分離構造の製造方法に関する。
絶縁分離構造の製造方法に関する。
半導体基板に多数個の素子を集積し、電子回路
を構成するためには、互いの素子間を電気的に絶
縁分離する必要がある。絶縁分離法としては、
Pn分離およびＳの選択酸化による分離法が広く
用いられている。特に、高集積化されたシリコン
LSIでは、窒化層をマスクにした選択酸化法が用
いられる。しかし、この選択酸化法では、横方向
に酸化膜が成長するため、絶縁分離領域がマスク
寸法に対し広くなり、素子領域が減少してしまう
という問題がある。また、選択酸化法では、深い
絶縁分離が困難であるという問題がある。
を構成するためには、互いの素子間を電気的に絶
縁分離する必要がある。絶縁分離法としては、
Pn分離およびＳの選択酸化による分離法が広く
用いられている。特に、高集積化されたシリコン
LSIでは、窒化層をマスクにした選択酸化法が用
いられる。しかし、この選択酸化法では、横方向
に酸化膜が成長するため、絶縁分離領域がマスク
寸法に対し広くなり、素子領域が減少してしまう
という問題がある。また、選択酸化法では、深い
絶縁分離が困難であるという問題がある。
最近、選択酸化法のこれらの欠点を克服する方
法として、溝掘り分離法が注目されている。この
溝掘り分離法とは、シリコン基板の絶縁分離すべ
き領域に、異方性エツチングによつて溝を掘り、
この溝を絶縁物で埋め込む方法をいう。溝掘り分
離法では、異方性エツチングを用いることによ
り、横方向への広がりを防ぐことができる。ま
た、溝の深さも自由にコントロールできるから、
深い絶縁分離も容易に実現できる。
法として、溝掘り分離法が注目されている。この
溝掘り分離法とは、シリコン基板の絶縁分離すべ
き領域に、異方性エツチングによつて溝を掘り、
この溝を絶縁物で埋め込む方法をいう。溝掘り分
離法では、異方性エツチングを用いることによ
り、横方向への広がりを防ぐことができる。ま
た、溝の深さも自由にコントロールできるから、
深い絶縁分離も容易に実現できる。
溝を埋めるためには、下地の段部に対して被覆
性が良くかつ厚く成長できる絶縁膜が必須であ
る。このような膜としては、高温減圧気相成長さ
れた多結晶シリコンがある。しかし、多結晶シリ
コンは絶縁膜ではないため、シリコン基板に形成
された溝の表面に0.1〜0.2μｍ程度の酸化膜を形
成したり、埋め込まれた多結晶シリコン表面を酸
化したりする必要がある。この時、溝の角の部分
で化膜が薄くなり、絶縁耐圧が十分取れなかつた
りする。また、酸化膜の成長により、絶縁領域表
面が平担になりにくいという欠点がある。
性が良くかつ厚く成長できる絶縁膜が必須であ
る。このような膜としては、高温減圧気相成長さ
れた多結晶シリコンがある。しかし、多結晶シリ
コンは絶縁膜ではないため、シリコン基板に形成
された溝の表面に0.1〜0.2μｍ程度の酸化膜を形
成したり、埋め込まれた多結晶シリコン表面を酸
化したりする必要がある。この時、溝の角の部分
で化膜が薄くなり、絶縁耐圧が十分取れなかつた
りする。また、酸化膜の成長により、絶縁領域表
面が平担になりにくいという欠点がある。
溝を埋めるのに、酸化膜を用いれば、この様な
問題はなくなる。しかし、下地の段部に対して被
覆性が良く、かつ膜質のよい酸化膜を得ることは
困難である。
問題はなくなる。しかし、下地の段部に対して被
覆性が良く、かつ膜質のよい酸化膜を得ることは
困難である。
本発明は、被覆性は悪いが、厚く成長可能で膜
質も比較的良いPSG膜を用いて溝を埋めること
を可能にした。
質も比較的良いPSG膜を用いて溝を埋めること
を可能にした。
本発明によれば半導体基板の主面にほぼ垂直に
溝を形成する工程と、前記溝の表面に薄いシリコ
ン酸化層を形成する工程と、前記シリコン酸化層
上に第１のシリコン酸化物ガラス層を堆積する工
程と、950℃程度のスチーム雰囲気中での熱処理
により前記第１のシリコン酸化物ガラス層を流動
化し、前記溝の開孔部上の前記第１のシリコン酸
化物ガラス層に丸みを形成する工程と、その後第
１のシリコン酸化物ガラス層上に第２のシリコン
酸化物ガラス層を堆積する工程と、前記第２のシ
リコン酸化物ガラス層を熱処理により流動化する
工程とを有する半導体装置の製造方法が得られ
る。
溝を形成する工程と、前記溝の表面に薄いシリコ
ン酸化層を形成する工程と、前記シリコン酸化層
上に第１のシリコン酸化物ガラス層を堆積する工
程と、950℃程度のスチーム雰囲気中での熱処理
により前記第１のシリコン酸化物ガラス層を流動
化し、前記溝の開孔部上の前記第１のシリコン酸
化物ガラス層に丸みを形成する工程と、その後第
１のシリコン酸化物ガラス層上に第２のシリコン
酸化物ガラス層を堆積する工程と、前記第２のシ
リコン酸化物ガラス層を熱処理により流動化する
工程とを有する半導体装置の製造方法が得られ
る。
以下に本発明の詳細を説明する。第１図に、シ
リコン基板に溝が形成されている状態を示す。溝
表面の界面準位および界面固定電荷を減少させる
ために、数10nｍから0.1μｍ程度の厚みの熱酸化
膜３が形成されている。
リコン基板に溝が形成されている状態を示す。溝
表面の界面準位および界面固定電荷を減少させる
ために、数10nｍから0.1μｍ程度の厚みの熱酸化
膜３が形成されている。
第２図に、溝中の1/2以下の膜厚のPSG膜４を
気相成長した状態を示す。角部５の所で、PSG
膜が異常に成長し瘤５ができる。この瘤のため
に、一度に厚いPSG膜を成長すると、瘤によつ
て入口がふさがれてしまい、溝に空洞が生じて完
全に埋めることができない。
気相成長した状態を示す。角部５の所で、PSG
膜が異常に成長し瘤５ができる。この瘤のため
に、一度に厚いPSG膜を成長すると、瘤によつ
て入口がふさがれてしまい、溝に空洞が生じて完
全に埋めることができない。
第３図に、PSG膜４を成長後、950℃程度のス
チーム雰囲気中で熱処理した後の状態を示す。
PSG膜は高温で流動性を持つようになり、表面
張力によつて瘤５が消減し、角部６あるいは７の
部分が丸くなる。
チーム雰囲気中で熱処理した後の状態を示す。
PSG膜は高温で流動性を持つようになり、表面
張力によつて瘤５が消減し、角部６あるいは７の
部分が丸くなる。
角が丸くなれば、第２のPSG膜８を成長して
も瘤は生じない。従つて、第４図に示されるよう
に、溝をPSG膜で完全に埋めることができる。
次に、950℃程度のスチーム雰囲気中で再び熱処
理すれば、溝の表面を平担にすることができる。
最後に、シリコン表面のPSG膜４および５をエ
ツチングすることにより、第５図に示されるよう
に、溝にだけPSG膜が残され、絶縁分離構造が
でき上る。
も瘤は生じない。従つて、第４図に示されるよう
に、溝をPSG膜で完全に埋めることができる。
次に、950℃程度のスチーム雰囲気中で再び熱処
理すれば、溝の表面を平担にすることができる。
最後に、シリコン表面のPSG膜４および５をエ
ツチングすることにより、第５図に示されるよう
に、溝にだけPSG膜が残され、絶縁分離構造が
でき上る。
第２のPSG膜を成長した後に、表面を平担化
するためには、950℃程度のスチーム処理の他に、
レジスト膜あるいはシリカフイルム等の液膜を塗
布してから固化し、PSG膜に対するエツチング
速度がほぼ等しくなるようなエツチング（ウエツ
ト又はプラズマエツチ）を行う方法でもよい。
するためには、950℃程度のスチーム処理の他に、
レジスト膜あるいはシリカフイルム等の液膜を塗
布してから固化し、PSG膜に対するエツチング
速度がほぼ等しくなるようなエツチング（ウエツ
ト又はプラズマエツチ）を行う方法でもよい。
溝内部をPSG膜で充填することにより、以下
のように種々の利点が生ずる。
のように種々の利点が生ずる。
(1) PSG膜のゲーター効果により、溝内のSi／
SiO2界面を安定にし、チヤンネル性のリーク
電流の発生を抑える。
SiO2界面を安定にし、チヤンネル性のリーク
電流の発生を抑える。
(2) PSG膜は高温で粘性が低くなるため、高温
熱処理で熱膨張係数の差から生ずる熱ストレス
によるシリコン基板への応力を緩和する。従つ
て、シリコン基板に結晶欠陥が生じにくい。
熱処理で熱膨張係数の差から生ずる熱ストレス
によるシリコン基板への応力を緩和する。従つ
て、シリコン基板に結晶欠陥が生じにくい。
(3) 室温におけるPSG膜の残留応力はSiO2や
Si3N4等に比べて小さいため、膜厚を厚くして
も、クラツクが生じない。
Si3N4等に比べて小さいため、膜厚を厚くして
も、クラツクが生じない。
(4) PSG膜は絶縁体であるから、完全なる絶縁
分離が行える。多結晶シリコンを熱め込んだ場
合に問題になる耐圧不良や、電荷の蓄積による
不安定性は生じない。
分離が行える。多結晶シリコンを熱め込んだ場
合に問題になる耐圧不良や、電荷の蓄積による
不安定性は生じない。
以上の説明から明らかな様に、本発明により、
表面が平担で、結晶欠陥が生じにくく、電気的に
も安定で、微細化に適した絶縁分離が可能にな
る。
表面が平担で、結晶欠陥が生じにくく、電気的に
も安定で、微細化に適した絶縁分離が可能にな
る。
第１図乃至第５図は各々本発明の実施例を説明
するための工程順素子断面図である。 なお図において、１……シリコン基板、２……
溝、３……熱酸化膜、４……第１のPSG膜、５
……瘤、６，７……角の部分、８……第２の
PSG膜、である。
するための工程順素子断面図である。 なお図において、１……シリコン基板、２……
溝、３……熱酸化膜、４……第１のPSG膜、５
……瘤、６，７……角の部分、８……第２の
PSG膜、である。
Claims (1)
- １ 半導体基板の主面にほぼ垂直に溝を形成する
工程と、前記溝の表面に薄いシリコン酸化層を形
成する工程と、前記シリコン酸化層上に第１のシ
リコン酸化物ガラス層を堆積する工程と、950℃
程度のスチーム雰囲気中での熱処理により前記第
１のシリコン酸化物ガラス層を流動化し、前記溝
の開孔部上の前記第１のシリコン酸化物ガラス層
に丸みを形成する工程と、その後前期第１のシリ
コン酸化物ガラス層上に第２のシリコン酸化物ガ
ラス層を堆積する工程と、前記第２のシリコン酸
化物ガラス層を熱処理により流動化する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151322A JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151322A JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043843A JPS6043843A (ja) | 1985-03-08 |
| JPH033948B2 true JPH033948B2 (ja) | 1991-01-21 |
Family
ID=15516086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151322A Granted JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043843A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185936A (ja) * | 1988-01-21 | 1989-07-25 | Fujitsu Ltd | 半導体装置 |
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| JP2580787B2 (ja) * | 1989-08-24 | 1997-02-12 | 日本電気株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712533A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-08-19 JP JP58151322A patent/JPS6043843A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043843A (ja) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JPH0449777B2 (ja) | ||
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| JP2004006660A (ja) | 半導体装置の製造方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPH033948B2 (ja) | ||
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH05343320A (ja) | Ｓｏｉ構造の製造方法 | |
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JPH03229443A (ja) | 半導体装置 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JP3367484B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH09153542A (ja) | 半導体装置の製造方法 | |
| JPH04326549A (ja) | 半導体装置 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPH04277649A (ja) | 半導体装置の製造方法 | |
| JPH0215650A (ja) | 半導体装置及びその製造方法 | |
| JPH02102555A (ja) | 半導体装置の製造方法 |