JPH01282836A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01282836A JPH01282836A JP63113062A JP11306288A JPH01282836A JP H01282836 A JPH01282836 A JP H01282836A JP 63113062 A JP63113062 A JP 63113062A JP 11306288 A JP11306288 A JP 11306288A JP H01282836 A JPH01282836 A JP H01282836A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- trench
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
素子分離のためのＵ溝の形成方法に関し、Ｕ溝内の酸化
シリコン膜の生成に基づくＵ溝周囲部分の結晶欠陥の発
生を防止することを目的とし、 シリコン基板上に選択的に第１層目の酸化防止膜を含む
エツチング保護マスクを形成し、前記シリコン基板をエ
ツチングしてＵ溝を形成する工程、次いで、前記Ｕ溝の
内面を含むシリコン基板全面に第２層目の酸化防止膜を
被覆する工程、次いで、前記Ｕ溝の内面上部を含むシリ
コン基板表面の前記第２層目の酸化防止膜を除去する工
程、次いで、前記シリコン基板表面を被覆した第１層目
の酸化防止膜および前記Ｕ溝の内面底部を被覆した第２
層目の酸化防止膜を保護マスクとしてＵ溝内の上部を熱
酸化して酸化シリコン膜を生成し、Ｕ溝内の上部を閉塞
する工程、 次いで、前記Ｕ溝の上面に酸化シリコン膜を被着して平
坦化する工程が含まれてなることを特徴とする。
シリコン膜の生成に基づくＵ溝周囲部分の結晶欠陥の発
生を防止することを目的とし、 シリコン基板上に選択的に第１層目の酸化防止膜を含む
エツチング保護マスクを形成し、前記シリコン基板をエ
ツチングしてＵ溝を形成する工程、次いで、前記Ｕ溝の
内面を含むシリコン基板全面に第２層目の酸化防止膜を
被覆する工程、次いで、前記Ｕ溝の内面上部を含むシリ
コン基板表面の前記第２層目の酸化防止膜を除去する工
程、次いで、前記シリコン基板表面を被覆した第１層目
の酸化防止膜および前記Ｕ溝の内面底部を被覆した第２
層目の酸化防止膜を保護マスクとしてＵ溝内の上部を熱
酸化して酸化シリコン膜を生成し、Ｕ溝内の上部を閉塞
する工程、 次いで、前記Ｕ溝の上面に酸化シリコン膜を被着して平
坦化する工程が含まれてなることを特徴とする。
［産業上の利用分野］
本発明はｒｃなどの半導体装置の製造方法に係り、特に
、素子分離のためのＵ溝形成方法に関する。
、素子分離のためのＵ溝形成方法に関する。
半導体装置の製造方法においては、ＩＣを高集積化する
目的で素子分離帯としてＵ溝分離（トレンチ分離； ｔ
ｒｅｎｃｈ １ｓｏｌａｔｉｏｎ）が形成されているが
、そのようなＵ溝は深い凹部を形成して埋没する方法で
あるから、製造歩留に影響を与え易く、それを十分に考
慮した形成方法が望まれる。
目的で素子分離帯としてＵ溝分離（トレンチ分離； ｔ
ｒｅｎｃｈ １ｓｏｌａｔｉｏｎ）が形成されているが
、そのようなＵ溝は深い凹部を形成して埋没する方法で
あるから、製造歩留に影響を与え易く、それを十分に考
慮した形成方法が望まれる。
［従来の技術］
従前、素子分離帯としてｐｎ接合分離や絶縁膜分離が用
いられていたが、いずれも微細化が困難で、最近、開口
幅１μｍ以下に微細に形成できるＵ溝分離が重用されて
いる。
いられていたが、いずれも微細化が困難で、最近、開口
幅１μｍ以下に微細に形成できるＵ溝分離が重用されて
いる。
さて、従来のＵ溝の形成方法を説明すると、第３図（ａ
）〜（「）にその形成工程順断面図を示しており、同図
によって順を追って説明する。
）〜（「）にその形成工程順断面図を示しており、同図
によって順を追って説明する。
第３図（ａ）参照；まず、シリコン基板１上に酸化シリ
コン（Ｓｉｇｈ ）膜２（膜厚５００〜１０００人）を
形成し、その上に窒化シリコン（Ｓｉ３ Ｎ４ ）膜３
（膜厚２０００人）を被着し、その上に燐シリケートガ
ラス（ＰＳＧ）膜４（膜厚１μｍ）を被着し、更に、そ
の上に選択的にレジスト膜マスク５を形成する。なお、
５ｉ０２膜２は直接Ｓｉ３Ｎ４膜３を被着すると、シリ
コン基板にストレスを与えるため、それを緩和する緩衝
層である。
コン（Ｓｉｇｈ ）膜２（膜厚５００〜１０００人）を
形成し、その上に窒化シリコン（Ｓｉ３ Ｎ４ ）膜３
（膜厚２０００人）を被着し、その上に燐シリケートガ
ラス（ＰＳＧ）膜４（膜厚１μｍ）を被着し、更に、そ
の上に選択的にレジスト膜マスク５を形成する。なお、
５ｉ０２膜２は直接Ｓｉ３Ｎ４膜３を被着すると、シリ
コン基板にストレスを与えるため、それを緩和する緩衝
層である。
第３図（ｂ）参照；次いで、レジスト膜マスク５を用い
て、ＰＳＧ膜４． Ｓｉ３ Ｎ４膜３および５ｉ０２膜
２を弗素系反応ガスによってエツチングしてパターンニ
ングし、次に、塩素系の反応ガスを用いたりアクティブ
イオンエツチング（ＲＩ Ｅ）によってエツチングして
、幅０．５〜１μｍ、深さ４〜５μｍ程度のＵ溝６を形
成する。この時、レジスト膜マスク５は大部分が消耗し
て、ＰＳＧ膜４がエツチング保護マスクとしての役目を
する。また、この工程でＰＳＧ膜４． Ｓｉ３ Ｎ４膜
３およびＳｉＯ２膜２をパターンニングした後、レジス
ト膜マスク５を除去して、ＰＳＧ膜４のみをエツチング
保護マスクとしても良い。
て、ＰＳＧ膜４． Ｓｉ３ Ｎ４膜３および５ｉ０２膜
２を弗素系反応ガスによってエツチングしてパターンニ
ングし、次に、塩素系の反応ガスを用いたりアクティブ
イオンエツチング（ＲＩ Ｅ）によってエツチングして
、幅０．５〜１μｍ、深さ４〜５μｍ程度のＵ溝６を形
成する。この時、レジスト膜マスク５は大部分が消耗し
て、ＰＳＧ膜４がエツチング保護マスクとしての役目を
する。また、この工程でＰＳＧ膜４． Ｓｉ３ Ｎ４膜
３およびＳｉＯ２膜２をパターンニングした後、レジス
ト膜マスク５を除去して、ＰＳＧ膜４のみをエツチング
保護マスクとしても良い。
第３図（Ｃ）参照；次いで、残存しているレジスト膜マ
スク５をアッシング（灰化）除去し、更に、弗酸系のエ
ツチング剤によってＰＳＧ膜４をエツチング除去し、更
に、弗酸・硝酸系エツチング剤によってＵ溝６の内部を
クリーニングする。
スク５をアッシング（灰化）除去し、更に、弗酸系のエ
ツチング剤によってＰＳＧ膜４をエツチング除去し、更
に、弗酸・硝酸系エツチング剤によってＵ溝６の内部を
クリーニングする。
第３図（ｄ）参照；次いで、高温熱処理してＵ溝６内表
面を酸化し、５ｉ０２膜７（膜厚１０００人）を生成し
た後、化学気相成長（ＣＶＤ）法で多結晶シリコン膜８
を被着して、υ溝６の内部を埋没させる。この時、多結
晶シリコン膜８はＵ溝の側面から成長して溝中央に進み
、かくして溝内部が埋没される。
面を酸化し、５ｉ０２膜７（膜厚１０００人）を生成し
た後、化学気相成長（ＣＶＤ）法で多結晶シリコン膜８
を被着して、υ溝６の内部を埋没させる。この時、多結
晶シリコン膜８はＵ溝の側面から成長して溝中央に進み
、かくして溝内部が埋没される。
第３図（ｅ）参照；次いで、表面に被着した多結晶シリ
コン膜８を化学研磨法で研磨して除去し、表面を平坦化
する。この場合、Ｓｉ３Ｎ４膜３はエツチング阻止層の
役目を果たす。
コン膜８を化学研磨法で研磨して除去し、表面を平坦化
する。この場合、Ｓｉ３Ｎ４膜３はエツチング阻止層の
役目を果たす。
第３図（ｆ）参照；次いで、Ｕ溝６内上部の多結晶シリ
コン膜８を熱酸化して５ｉ０２膜９を生成し、最後にＳ
ｉ３ Ｎ４膜３をエツチング除去して、Ｕ溝分離帯を完
成させる。なお、このようなＵ溝分離法は別名をＩ Ｏ
Ｐ （Ｉｓｏｌａｔｉｏｎ ｗｉｔｈ ０ｘｉｄｅ ａ
ｎｄ Ｐｏ ｌｙｓ ｉ ｌ １ｃｏｎ）法と呼んでい
る。
コン膜８を熱酸化して５ｉ０２膜９を生成し、最後にＳ
ｉ３ Ｎ４膜３をエツチング除去して、Ｕ溝分離帯を完
成させる。なお、このようなＵ溝分離法は別名をＩ Ｏ
Ｐ （Ｉｓｏｌａｔｉｏｎ ｗｉｔｈ ０ｘｉｄｅ ａ
ｎｄ Ｐｏ ｌｙｓ ｉ ｌ １ｃｏｎ）法と呼んでい
る。
［発明が解決しようとする課題］
ところが、上記のようなＩＯＰ法によるＵ溝分離帯の形
成方法において、多結晶シリコン膜８をＵ溝内に充填し
、その多結晶シリコン膜の上部を酸化させて酸化シリコ
ン膜を生成する形成方法は、シリコンの酸化による体積
膨張のためにＵ溝の周囲にストレスを与え、それによる
結晶欠陥を誘発してＩＣ，ＬＳＩなどの歩留低下を来た
すと云う問題がある。
成方法において、多結晶シリコン膜８をＵ溝内に充填し
、その多結晶シリコン膜の上部を酸化させて酸化シリコ
ン膜を生成する形成方法は、シリコンの酸化による体積
膨張のためにＵ溝の周囲にストレスを与え、それによる
結晶欠陥を誘発してＩＣ，ＬＳＩなどの歩留低下を来た
すと云う問題がある。
本発明はこのようなＵ溝内の酸化シリコン膜の生成に基
づく結晶欠陥の誘発を防止することを目的とした製造方
法を提案するものである。
づく結晶欠陥の誘発を防止することを目的とした製造方
法を提案するものである。
［課題を解決するための手段］
その課題は、シリコン基板上に選択的に第１層目の酸化
防止膜（例えば、窒化シリコン膜（酸化シリコン膜を介
した窒化シリコン膜））を含むエツチング保護マスクを
形成し、前記シリコン基板をエツチングしてＵ溝を形成
する工程、次いで、前記Ｕ溝の内面を含むシリコン基板
全面に第２層目の酸化防止膜を被覆する工程、 次いで、前記Ｕ溝の内面上部を含むシリコン基板表面の
前記第２層目の酸化防止膜を除去する工程、次いで、前
記シリコン基板表面を被覆した第１層目の酸化防止膜お
よび前記Ｕ溝の内面底部を被覆した第２層目の酸化防止
膜を保護マスクとしてＵ溝内の上部を熱酸化して酸化シ
リコン膜を生成し、Ｕ溝内の上部を閉塞する工程、 次いで、前記Ｕ溝の上面に酸化シリコン膜を被着して平
坦化する工程が含まれる製造方法によって解決される。
防止膜（例えば、窒化シリコン膜（酸化シリコン膜を介
した窒化シリコン膜））を含むエツチング保護マスクを
形成し、前記シリコン基板をエツチングしてＵ溝を形成
する工程、次いで、前記Ｕ溝の内面を含むシリコン基板
全面に第２層目の酸化防止膜を被覆する工程、 次いで、前記Ｕ溝の内面上部を含むシリコン基板表面の
前記第２層目の酸化防止膜を除去する工程、次いで、前
記シリコン基板表面を被覆した第１層目の酸化防止膜お
よび前記Ｕ溝の内面底部を被覆した第２層目の酸化防止
膜を保護マスクとしてＵ溝内の上部を熱酸化して酸化シ
リコン膜を生成し、Ｕ溝内の上部を閉塞する工程、 次いで、前記Ｕ溝の上面に酸化シリコン膜を被着して平
坦化する工程が含まれる製造方法によって解決される。
［作用］
即ち、本発明は、多結晶シリコン膜をＵ溝内に充填する
ことなく、Ｕ溝内面上部の側壁を酸化させ、Ｕ溝内面に
酸化シリコン膜を成長させて、Ｕ溝上部を閉塞する。そ
うすると、Ｕ溝底部が空間になって、Ｕ溝の底部および
上部ともにＵ溝周囲を圧迫してストレスを与えることは
な（なる。従って、結晶欠陥を発生することなく、ＩＣ
の歩留が改善される。
ことなく、Ｕ溝内面上部の側壁を酸化させ、Ｕ溝内面に
酸化シリコン膜を成長させて、Ｕ溝上部を閉塞する。そ
うすると、Ｕ溝底部が空間になって、Ｕ溝の底部および
上部ともにＵ溝周囲を圧迫してストレスを与えることは
な（なる。従って、結晶欠陥を発生することなく、ＩＣ
の歩留が改善される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｈ）は本発明にかかる形成方法（Ｉ）
の工程順断面図を示している。
の工程順断面図を示している。
第１図（１１１参照；従来の工程と同様に、シリコン基
板１１上に５ｉ０２膜１２（膜厚１０００人）およびＳ
ｉ３Ｎ４膜１３（第１層目の酸化防止膜；膜厚２０００
人）を積層被着し、その上にＰＳＧ膜１４（膜厚１μｍ
；エツチング保護膜）を被着し、更に、その上に選択的
にレジスト膜マスク１５を形成する。
板１１上に５ｉ０２膜１２（膜厚１０００人）およびＳ
ｉ３Ｎ４膜１３（第１層目の酸化防止膜；膜厚２０００
人）を積層被着し、その上にＰＳＧ膜１４（膜厚１μｍ
；エツチング保護膜）を被着し、更に、その上に選択的
にレジスト膜マスク１５を形成する。
第１図（ｂ）参照；次いで、レジスト膜マスク１５を用
いてＰＳＧ膜１４． Ｓｉ３ Ｎ４膜１３および５ｉ０
２膜１２をパターンニングした後、塩素系反応ガスを用
いたＲＩＥによってシリコン基板１１をエツチングして
、幅０．５〜ｌｐｍ、深さ４〜６μｍのＵ溝１６を形成
する。
いてＰＳＧ膜１４． Ｓｉ３ Ｎ４膜１３および５ｉ０
２膜１２をパターンニングした後、塩素系反応ガスを用
いたＲＩＥによってシリコン基板１１をエツチングして
、幅０．５〜ｌｐｍ、深さ４〜６μｍのＵ溝１６を形成
する。
第１図（Ｃ１参照；次いで、レジスト膜マスク１５をア
ッシング除去し、次に、弗酸系エツチング剤を用いてＰ
ＳＧ膜１４をエツチング除去し、更に、弗酸・硝酸系エ
ツチング剤によってＵ溝１６の内部をクリーニングする
。
ッシング除去し、次に、弗酸系エツチング剤を用いてＰ
ＳＧ膜１４をエツチング除去し、更に、弗酸・硝酸系エ
ツチング剤によってＵ溝１６の内部をクリーニングする
。
第１図（ｄ）参照；次いで、高温熱処理してＵ溝１６の
内部を酸化してＳｉＯ□膜１７（膜厚１０００人）を生
成した後、更に、Ｕ溝内面を含む全面にＣＶＤ法によっ
てＳｉｏ２膜１８（膜厚１０００人） ＋ Ｓｉ３ Ｎ
４膜１９（第２層目の酸化防止膜；膜厚１０００人）お
よび５ｉ０２膜２０（膜厚１０００人）を被着する。
内部を酸化してＳｉＯ□膜１７（膜厚１０００人）を生
成した後、更に、Ｕ溝内面を含む全面にＣＶＤ法によっ
てＳｉｏ２膜１８（膜厚１０００人） ＋ Ｓｉ３ Ｎ
４膜１９（第２層目の酸化防止膜；膜厚１０００人）お
よび５ｉ０２膜２０（膜厚１０００人）を被着する。
第１図（ｅ）参照；次いで、ポジ型レジスト膜２１をＵ
溝１６を含む全面に塗布し、次に露光量を調整しながら
全面露光した後に現像し、Ｕ溝１６の底部にのみ露光さ
れないポジ型レジスト膜２１を残存させる。例えば、こ
のレジスト膜２１はＵ溝内上部の１μｍ程度の深さを露
出させ、それより底部を埋めた状態にする。
溝１６を含む全面に塗布し、次に露光量を調整しながら
全面露光した後に現像し、Ｕ溝１６の底部にのみ露光さ
れないポジ型レジスト膜２１を残存させる。例えば、こ
のレジスト膜２１はＵ溝内上部の１μｍ程度の深さを露
出させ、それより底部を埋めた状態にする。
第１図（ｆ）参照；次いで、ポジ型レジストｌＩ！２１
をマスクにして、Ｕ溝１６上部に露出した５ｉ０２膜２
０をＢＨＦ （緩衝弗酸）溶液によってエツチング除去
してＳｉ３Ｎ４膜１９を露出させ、次に、ポジ型レジス
ト膜２１を除去した後、熱燐酸溶液によってそのＳｉ３
Ｎ４膜１９をエツチング除去する。そうすると、５ｉ０
２膜２０およびＳｉ３Ｎ４膜１９はＵ溝底部にのみ残存
した状態になる。
をマスクにして、Ｕ溝１６上部に露出した５ｉ０２膜２
０をＢＨＦ （緩衝弗酸）溶液によってエツチング除去
してＳｉ３Ｎ４膜１９を露出させ、次に、ポジ型レジス
ト膜２１を除去した後、熱燐酸溶液によってそのＳｉ３
Ｎ４膜１９をエツチング除去する。そうすると、５ｉ０
２膜２０およびＳｉ３Ｎ４膜１９はＵ溝底部にのみ残存
した状態になる。
尚、ここに、ＢＨＦ （緩衝弗酸）溶液とは、エツチン
グ比が調整できて、安定してエツチング量を制御できる
エツチング剤として知られている薬品である。
グ比が調整できて、安定してエツチング量を制御できる
エツチング剤として知られている薬品である。
第１図（ｇ）参照；次いで、酸化雰囲気中で約１０００
“Ｃ程度に加熱し、Ｕ溝内面上部の側壁を酸化させて５
ｉ０２膜２２を溝内面に成長させ、Ｕ溝上部を５ｉ０２
膜２２で閉塞する。この時、Ｕ溝底部は空洞になって残
る。なお、この側壁の酸化は、Ｕ溝１６の開口幅が０．
６μｍなれば両側から３０００人ずつ成長させてＵ溝を
閉塞し、又、開口幅が０．８μｍなれば両側から４００
０人ずつ成長させてＵ溝を閉塞する。
“Ｃ程度に加熱し、Ｕ溝内面上部の側壁を酸化させて５
ｉ０２膜２２を溝内面に成長させ、Ｕ溝上部を５ｉ０２
膜２２で閉塞する。この時、Ｕ溝底部は空洞になって残
る。なお、この側壁の酸化は、Ｕ溝１６の開口幅が０．
６μｍなれば両側から３０００人ずつ成長させてＵ溝を
閉塞し、又、開口幅が０．８μｍなれば両側から４００
０人ずつ成長させてＵ溝を閉塞する。
第１図（ｈ）参照；次いで、Ｕ溝１６上面の凹部を含む
基板全面にＰＳＧ膜２３をＣＶＤ法によって被着し、９
００〜１０００℃に加熱してＰＳＧ膜２３をリフロー（
再溶融）した後、余分のＰＳＧ膜２３を化学研磨によっ
て除去して、表面を平坦化させる。なお、ＰＳＧ膜２３
の代わりにＢＰＳＧ （硼素燐シリケートガラス）膜を
用いても良く、また、ＳＯＧ （スピンオングラス；有
機酸化シリコン）膜を塗布し加熱してＳ ｔ Ｏ２膜化
する方法を用いても良い。
基板全面にＰＳＧ膜２３をＣＶＤ法によって被着し、９
００〜１０００℃に加熱してＰＳＧ膜２３をリフロー（
再溶融）した後、余分のＰＳＧ膜２３を化学研磨によっ
て除去して、表面を平坦化させる。なお、ＰＳＧ膜２３
の代わりにＢＰＳＧ （硼素燐シリケートガラス）膜を
用いても良く、また、ＳＯＧ （スピンオングラス；有
機酸化シリコン）膜を塗布し加熱してＳ ｔ Ｏ２膜化
する方法を用いても良い。
しかる後、Ｓｉ３Ｎ４膜１３を熱燐酸溶液にてエツチン
グ除去して、Ｕ溝分離帯を完成する。従って、本発明に
かかるＵ溝分離帯は内部（底部）に空洞を有する形状で
あり、従来のような多結晶シリコン膜を充填した構造と
は異なる。
グ除去して、Ｕ溝分離帯を完成する。従って、本発明に
かかるＵ溝分離帯は内部（底部）に空洞を有する形状で
あり、従来のような多結晶シリコン膜を充填した構造と
は異なる。
次に、第２図（ａ）〜（ｈ）は本発明にかかる形成方法
（ＩＩ）の工程順断面図を示している。
（ＩＩ）の工程順断面図を示している。
第２図（ａ）参照；第１図に示す実施例と同じく、シリ
コン基板１１上に５ｉ０２膜１２（膜厚１０００人）お
よびＳｉ３Ｎ４膜１３（第１層目の酸化防止膜；膜厚２
０００人）を積層被着し、その上にＰＳＧ膜１４（膜厚
１μｍ；エツチング保護膜）を被着し、更に、その上に
選択的にレジスト膜マスク１５を形成する。
コン基板１１上に５ｉ０２膜１２（膜厚１０００人）お
よびＳｉ３Ｎ４膜１３（第１層目の酸化防止膜；膜厚２
０００人）を積層被着し、その上にＰＳＧ膜１４（膜厚
１μｍ；エツチング保護膜）を被着し、更に、その上に
選択的にレジスト膜マスク１５を形成する。
第２図（ｂ）参照；次いで、レジスト膜マスク１５を用
いてＰＳＧ膜１４． Ｓｉ３ Ｎ４膜１３および５ｉ０
２膜１２をパターンニングした後、ＲｒＥによってシリ
コン基板１１をエツチングして、幅０．５〜１μｍ。
いてＰＳＧ膜１４． Ｓｉ３ Ｎ４膜１３および５ｉ０
２膜１２をパターンニングした後、ＲｒＥによってシリ
コン基板１１をエツチングして、幅０．５〜１μｍ。
深さ４〜６μｍのＵ溝１６を形成する。
第２図（Ｃ）参照；次いで、レジスト膜マスク１５゜Ｐ
ＳＧ膜１４をエツチング除去し、更に、Ｕ溝１６の内部
をクリーニングする。以上の工程は第１図に説明した実
施例と同じである。
ＳＧ膜１４をエツチング除去し、更に、Ｕ溝１６の内部
をクリーニングする。以上の工程は第１図に説明した実
施例と同じである。
第２図（ｄ）参照；次いで、高温熱処理してＵ溝１６内
を酸化してＳｉＯ□膜１７（膜厚１０００人）を生成し
た後、更に、Ｕ溝内部表面を含む全面にＣＶＤ法によっ
て５ｉ０２膜１８（膜ＦＷ、１０００人） 、 Ｓｉ３
Ｎ４膜１９（第２層目の酸化防止膜；膜厚１０００人
）を被着する。なお、本例では第１図に示す５ｉ０２膜
２０は形成しない。
を酸化してＳｉＯ□膜１７（膜厚１０００人）を生成し
た後、更に、Ｕ溝内部表面を含む全面にＣＶＤ法によっ
て５ｉ０２膜１８（膜ＦＷ、１０００人） 、 Ｓｉ３
Ｎ４膜１９（第２層目の酸化防止膜；膜厚１０００人
）を被着する。なお、本例では第１図に示す５ｉ０２膜
２０は形成しない。
第２図（ｅ）参照；次いで、ＳＯＣ膜３１をＵ溝１６を
含む全面に塗布した後、２００℃の低温度でベーキング
してＳＯＧ膜３１を固化させ、次に、ＢＨＦ溶液によっ
てＵ溝内の上部Ｉμｍ程度までコントロールエツチング
して、Ｕ溝１６の底部にのみＳＯＧ膜３１を埋めて残存
させる。この時、ＳＯＧ膜３１を低温度ベーキングする
理由は、Ｕ溝に充填したＳＯＧ膜にクラックが入らない
ようにするためである。
含む全面に塗布した後、２００℃の低温度でベーキング
してＳＯＧ膜３１を固化させ、次に、ＢＨＦ溶液によっ
てＵ溝内の上部Ｉμｍ程度までコントロールエツチング
して、Ｕ溝１６の底部にのみＳＯＧ膜３１を埋めて残存
させる。この時、ＳＯＧ膜３１を低温度ベーキングする
理由は、Ｕ溝に充填したＳＯＧ膜にクラックが入らない
ようにするためである。
第２図（ｆｌ参照；次いで、そのＳＯＧ膜３１をマスク
にして、熱燐酸溶液によってＳｉ３Ｎ４膜１９をエツチ
ング除去し、その後にＵ溝１６底部のＳＯＧ膜３１をＢ
ＨＦによって除去する。そうすると、第２層目のＳｉ３
Ｎ４膜工９はＵ溝底部のみ残存した状態になる。
にして、熱燐酸溶液によってＳｉ３Ｎ４膜１９をエツチ
ング除去し、その後にＵ溝１６底部のＳＯＧ膜３１をＢ
ＨＦによって除去する。そうすると、第２層目のＳｉ３
Ｎ４膜工９はＵ溝底部のみ残存した状態になる。
第２図（ｇ）参照；次いで、酸化雰囲気中で高温に加熱
し、Ｕ溝内上部の側壁を酸化させて５ｉ０２膜２２を溝
内面に成長させてＵ溝上部を閉塞する。この時、Ｕ溝底
部は空洞になる。
し、Ｕ溝内上部の側壁を酸化させて５ｉ０２膜２２を溝
内面に成長させてＵ溝上部を閉塞する。この時、Ｕ溝底
部は空洞になる。
第２図（ｈ）参照；次いで、Ｕ溝上面の凹部を含む基板
全面にＳＯＧ膜３２を塗布し、９００〜１０００℃に加
熱して５ｉ０２膜とし、余分のＳＯＧ膜３２を化学研磨
によって除去して平坦化する。この工程において、ＳＯ
Ｇ膜３２の代わりに、ＰＳＧ膜またはＢＰＳＧ膜を使用
して平坦化してもよい。
全面にＳＯＧ膜３２を塗布し、９００〜１０００℃に加
熱して５ｉ０２膜とし、余分のＳＯＧ膜３２を化学研磨
によって除去して平坦化する。この工程において、ＳＯ
Ｇ膜３２の代わりに、ＰＳＧ膜またはＢＰＳＧ膜を使用
して平坦化してもよい。
しかる後、Ｓｉ３Ｎ４膜１３をエツチング除去して、Ｕ
溝分離帯を完成させる。
溝分離帯を完成させる。
以上、２つの実施例で説明したような形成方法によれば
、Ｕ溝が周囲部分にストレスを与える問題は軽減され、
Ｕ溝分離帯の形成に基づく結晶欠陥の発生は解消される
。
、Ｕ溝が周囲部分にストレスを与える問題は軽減され、
Ｕ溝分離帯の形成に基づく結晶欠陥の発生は解消される
。
［発明の効果］
上記の説明から明らかなように、本発明にかかる製造方
法によればＵ溝分離帯の内部が空間になり、Ｕ溝周囲を
圧迫してストレスを与えることはなくなる。そのため、
結晶欠陥の発生がなくなって、ＩＣの歩留向上に顕著に
貢献する効果がある。
法によればＵ溝分離帯の内部が空間になり、Ｕ溝周囲を
圧迫してストレスを与えることはなくなる。そのため、
結晶欠陥の発生がなくなって、ＩＣの歩留向上に顕著に
貢献する効果がある。
第１図（ａｌ〜（ｈｌは本発明にかかる形成方法（１）
の工程順断面図、 第２図（ａｌ〜（ｈ）は本発明にかかる形成方法（ＩＩ
）の工程順断面図、 第３図（ａ）〜（ｆｌは従来の形成方法の工程順断面図
である。 図において、 １．１１はシリコン基板、２，１２は５ｉ０２膜、３．
１３はＳｉ３Ｎ４膜（第１層目の酸化防止膜）、４．１
４はＰＳＧ膜、 ５．１５はレジスト膜マスク、 ６．１６はＵ溝、 ７，１７は５ｉ０２膜、８
は多結晶シリコン膜、 １８、２０は５ｉ０２膜、 １９はＳｉ３Ｎ４膜（第２層目の酸化防止膜）、２１は
ポジ型レジスト膜、 ２２は５ｉ０２膜、 ２３はＰＳＧ膜、３Ｌ
３２はＳＯＧ膜 を示している。 、ｌｅｅメＪｌτｖ−ｒｈ ３ ’ｊ’６ ）”方＞ｋ
（Ｌ）Ａ ：Ｉ−ｊｒ−・７’１ ｇｍＧ！ゴ第１図
（婿め１） １１−ｙｆ；１ｔｌｌ １：ｎ−ｖＲｆｉＡ’カー；ｔ
（Ｉ）＝ｑ工＃ｆ＃＃ｈＧゴ第２図（すｎ１２ Φ −１ 第 ２ 図 （受の２） 恨束り形へ影に一エバ１ｔｍｗｒ面記 第３図（予の１）
の工程順断面図、 第２図（ａｌ〜（ｈ）は本発明にかかる形成方法（ＩＩ
）の工程順断面図、 第３図（ａ）〜（ｆｌは従来の形成方法の工程順断面図
である。 図において、 １．１１はシリコン基板、２，１２は５ｉ０２膜、３．
１３はＳｉ３Ｎ４膜（第１層目の酸化防止膜）、４．１
４はＰＳＧ膜、 ５．１５はレジスト膜マスク、 ６．１６はＵ溝、 ７，１７は５ｉ０２膜、８
は多結晶シリコン膜、 １８、２０は５ｉ０２膜、 １９はＳｉ３Ｎ４膜（第２層目の酸化防止膜）、２１は
ポジ型レジスト膜、 ２２は５ｉ０２膜、 ２３はＰＳＧ膜、３Ｌ
３２はＳＯＧ膜 を示している。 、ｌｅｅメＪｌτｖ−ｒｈ ３ ’ｊ’６ ）”方＞ｋ
（Ｌ）Ａ ：Ｉ−ｊｒ−・７’１ ｇｍＧ！ゴ第１図
（婿め１） １１−ｙｆ；１ｔｌｌ １：ｎ−ｖＲｆｉＡ’カー；ｔ
（Ｉ）＝ｑ工＃ｆ＃＃ｈＧゴ第２図（すｎ１２ Φ −１ 第 ２ 図 （受の２） 恨束り形へ影に一エバ１ｔｍｗｒ面記 第３図（予の１）
Claims (1)
- 【特許請求の範囲】 シリコン基板上に選択的に第１層目の酸化防止膜を含
むエッチング保護マスクを形成し、前記シリコン基板を
エッチングしてＵ溝を形成する工程、次いで、前記Ｕ溝
の内面を含むシリコン基板全面に第２層目の酸化防止膜
を被覆する工程、 次いで、前記Ｕ溝の内面上部を含むシリコン基板表面の
前記第２層目の酸化防止膜を除去する工程、次いで、前
記シリコン基板表面を被覆した第１層目の酸化防止膜お
よび前記Ｕ溝の内面底部を被覆した第２層目の酸化防止
膜を保護マスクとしてＵ溝内の上部を熱酸化して酸化シ
リコン膜を生成し、Ｕ溝内の上部を閉塞する工程、 次いで、前記Ｕ溝の上面に酸化シリコン膜を被着して平
坦化する工程が含まれてなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113062A JPH01282836A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113062A JPH01282836A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01282836A true JPH01282836A (ja) | 1989-11-14 |
Family
ID=14602534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113062A Pending JPH01282836A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01282836A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960818B1 (en) * | 1997-12-30 | 2005-11-01 | Siemens Aktiengesellschaft | Recessed shallow trench isolation structure nitride liner and method for making same |
| US7196396B2 (en) | 2002-12-26 | 2007-03-27 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| JP2008010724A (ja) * | 2006-06-30 | 2008-01-17 | Sharp Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-05-09 JP JP63113062A patent/JPH01282836A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960818B1 (en) * | 1997-12-30 | 2005-11-01 | Siemens Aktiengesellschaft | Recessed shallow trench isolation structure nitride liner and method for making same |
| US7196396B2 (en) | 2002-12-26 | 2007-03-27 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| US7208812B2 (en) | 2002-12-26 | 2007-04-24 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| US7759215B2 (en) | 2002-12-26 | 2010-07-20 | Fujitsu Semiconductor Limited | Semiconductor device having STI without divot and its manufacture |
| JP2008010724A (ja) * | 2006-06-30 | 2008-01-17 | Sharp Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JP2001102439A (ja) | 半導体装置の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| JPH03234041A (ja) | 半導体装置の製造方法 | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPS61220353A (ja) | 半導体装置の製造方法 | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH01244635A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH033948B2 (ja) | ||
| JPS63232349A (ja) | 半導体装置の製造方法 | |
| JPH11297688A (ja) | 半導体装置の製造方法 | |
| JPH0215650A (ja) | 半導体装置及びその製造方法 | |
| JPH01315160A (ja) | 半導体装置の製造方法 | |
| JPS6139736B2 (ja) | ||
| JPS58138047A (ja) | 半導体装置の製造方法 | |
| JPH0354860B2 (ja) | ||
| JPH0416019B2 (ja) | ||
| JPH0196945A (ja) | 半導体装置の製造方法 |