JPH02102555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02102555A JPH02102555A JP25614588A JP25614588A JPH02102555A JP H02102555 A JPH02102555 A JP H02102555A JP 25614588 A JP25614588 A JP 25614588A JP 25614588 A JP25614588 A JP 25614588A JP H02102555 A JPH02102555 A JP H02102555A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- bpsg
- oxide film
- silicon oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims 3
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 claims 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 44
- 238000002955 isolation Methods 0.000 abstract description 7
- 239000012808 vapor phase Substances 0.000 abstract 2
- 238000009499 grossing Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に素子間の
絶縁分離としてポロンリンケイ酸ガラスが埋設された溝
を有する半導体装置の製造方法に関する。
絶縁分離としてポロンリンケイ酸ガラスが埋設された溝
を有する半導体装置の製造方法に関する。
従来、素子間の絶縁分離としては選択酸化によって形成
された厚い酸化膜によって行っていたが、バイポーラ型
半導体集積回路では高集積化に伴ない、溝分離による素
子間の絶縁分離が主流になってきている。バイポーラ型
半導体装置では一般にエピタキシャル層とサブコレクタ
層を分離スる様な深い溝が必要であり、そのため溝の埋
設材料としては多結晶シリコンが用いられる場合が多い
。この理由としては、一般に次の２つがあげられる。す
なわち、多結晶シリコン埋設においては、他の絶縁物埋
設で発生しゃすいボイドの発生が少ない事と、シリコン
基板との熱膨張係数が同じであるため、半導体プロセス
における種々の熱処理工程での歪が少なく、素子に与え
る悪影響が小さい事である。
された厚い酸化膜によって行っていたが、バイポーラ型
半導体集積回路では高集積化に伴ない、溝分離による素
子間の絶縁分離が主流になってきている。バイポーラ型
半導体装置では一般にエピタキシャル層とサブコレクタ
層を分離スる様な深い溝が必要であり、そのため溝の埋
設材料としては多結晶シリコンが用いられる場合が多い
。この理由としては、一般に次の２つがあげられる。す
なわち、多結晶シリコン埋設においては、他の絶縁物埋
設で発生しゃすいボイドの発生が少ない事と、シリコン
基板との熱膨張係数が同じであるため、半導体プロセス
における種々の熱処理工程での歪が少なく、素子に与え
る悪影響が小さい事である。
しかしながら、高集積化が更に進んだ場合、埋設した多
結晶シリコンの上部絶縁のために行なう熱酸化による歪
が無視できなくなり、また分離領域内が多結晶シリコン
という導電体で埋設されているため、拡散層形成のため
のフォトリソグラフィー工程におけるアライメントマー
ジンも縮小する。更に、高集積のメモリー集積回路では
溝内に付随する寄生容量の割合も多くなる。
結晶シリコンの上部絶縁のために行なう熱酸化による歪
が無視できなくなり、また分離領域内が多結晶シリコン
という導電体で埋設されているため、拡散層形成のため
のフォトリソグラフィー工程におけるアライメントマー
ジンも縮小する。更に、高集積のメモリー集積回路では
溝内に付随する寄生容量の割合も多くなる。
以上のような観点から、溝内に埋設する材料は多結晶シ
リコンを用いるよりも、低誘電率でしかも熱履歴による
歪を素子に与えにくい絶縁物材料が望まれる。以上のよ
うな要求と、溝内完全埋設が可能な材料として、従来よ
り、半導体装置の平坦化に用いられているポロンリンケ
イ酸ガラス（以後ＢＰＳＧと略す）があげられる、すな
わち、溝形成後、ＢＰＳＧを堆積し、熱処理によるリフ
ローを行って溝内を埋設する方法である。
リコンを用いるよりも、低誘電率でしかも熱履歴による
歪を素子に与えにくい絶縁物材料が望まれる。以上のよ
うな要求と、溝内完全埋設が可能な材料として、従来よ
り、半導体装置の平坦化に用いられているポロンリンケ
イ酸ガラス（以後ＢＰＳＧと略す）があげられる、すな
わち、溝形成後、ＢＰＳＧを堆積し、熱処理によるリフ
ローを行って溝内を埋設する方法である。
以下、この方法による溝埋設工程を図を用いて説明する
。第２図（ａ）に示すように、シリコン基板１に溝を形
成しシリコン窒化膜４をマスクとして熱酸化を行い、溝
内部にシリコン酸化膜３を形成する。次に第２図（ｂ）
に示すようにシリコン窒化膜４を除去し、全面に改めて
シリコン窒化膜５を形成する。次にＢＰＳＧ６を厚く堆
積させ、更に９００〜１０００℃の熱処理によりＢＰＳ
Ｇをリフローさせ、第２図（Ｃ）に示すように溝の埋設
と平坦化を行う。この時シリコン窒化膜５により、ＢＰ
ＳＧから素子領域へのポロン及びリンの拡散を防ぐ事が
できる。次に第２図（ｄ）に示すように、ＢＰＳＧ６を
バッフアート弗酸により溝内にＢＰＳＧを残すようにエ
ッチバックを行うことで溝内にＢＰＳＧを埋設する事が
可能である。
。第２図（ａ）に示すように、シリコン基板１に溝を形
成しシリコン窒化膜４をマスクとして熱酸化を行い、溝
内部にシリコン酸化膜３を形成する。次に第２図（ｂ）
に示すようにシリコン窒化膜４を除去し、全面に改めて
シリコン窒化膜５を形成する。次にＢＰＳＧ６を厚く堆
積させ、更に９００〜１０００℃の熱処理によりＢＰＳ
Ｇをリフローさせ、第２図（Ｃ）に示すように溝の埋設
と平坦化を行う。この時シリコン窒化膜５により、ＢＰ
ＳＧから素子領域へのポロン及びリンの拡散を防ぐ事が
できる。次に第２図（ｄ）に示すように、ＢＰＳＧ６を
バッフアート弗酸により溝内にＢＰＳＧを残すようにエ
ッチバックを行うことで溝内にＢＰＳＧを埋設する事が
可能である。
以上説明したようなりＰＳＧの埋設方法では溝内にＢＰ
ＳＧを埋設する事は、可能であるが、埋設後の平坦化に
対して問題が生じる。つまり、ＢＰＳＧをリフローした
場合、溝内にＢＰＳＧが流れ込むため、溝の上部付近は
、他の平坦な場所と比べて、ややＢＰＳＧの膜厚が薄く
なる傾向があるためである。もちろんリフローの熱処理
温度を高くすれば平坦性は良くなるが、全体に渡って同
じＢＰＳＧ膜厚とする事は困難である（第２図（Ｃ））
。加えて、メモリー回路のように分離溝が密集している
場合は、溝上部はＢＰＳＧ膜厚が薄くなり、溝と溝の間
はＢＰＳＧ埋設膜厚によってはむしろリフロー後に厚く
なる場合も有りうる。このような状態でＢＰＳＧのエッ
チバックを行うと、溝部以外の部分のＢＰＳＧをすべて
エッチバックで除去する事によって溝内のＢＰＳＧもエ
ツチングされてしまい、溝内完全埋設は困難であり、こ
の後に更に何らかの方法でへこんだ溝部分の平坦化を行
う必要がある。
ＳＧを埋設する事は、可能であるが、埋設後の平坦化に
対して問題が生じる。つまり、ＢＰＳＧをリフローした
場合、溝内にＢＰＳＧが流れ込むため、溝の上部付近は
、他の平坦な場所と比べて、ややＢＰＳＧの膜厚が薄く
なる傾向があるためである。もちろんリフローの熱処理
温度を高くすれば平坦性は良くなるが、全体に渡って同
じＢＰＳＧ膜厚とする事は困難である（第２図（Ｃ））
。加えて、メモリー回路のように分離溝が密集している
場合は、溝上部はＢＰＳＧ膜厚が薄くなり、溝と溝の間
はＢＰＳＧ埋設膜厚によってはむしろリフロー後に厚く
なる場合も有りうる。このような状態でＢＰＳＧのエッ
チバックを行うと、溝部以外の部分のＢＰＳＧをすべて
エッチバックで除去する事によって溝内のＢＰＳＧもエ
ツチングされてしまい、溝内完全埋設は困難であり、こ
の後に更に何らかの方法でへこんだ溝部分の平坦化を行
う必要がある。
したがってＢＰＳＧをエッチバックした段階で、溝１）
のＢＰＳＧのへこみは少ないほど、後工程にとって有利
であるが、前述の従来例ではへこみが多すぎるという問
題が生じる。たとえば深さ４μｍ、幅１．５ ｐ ｍ程
度の溝にＢＰＳＧを１．０ ｔｔ ｍ程度堆積させ、リ
フロー、エッチバックヲ行った場合、溝深さの５０〜６
０％程しかＢＰＳＧが残らず、更に同じ工程を繰り返さ
なければならない。
のＢＰＳＧのへこみは少ないほど、後工程にとって有利
であるが、前述の従来例ではへこみが多すぎるという問
題が生じる。たとえば深さ４μｍ、幅１．５ ｐ ｍ程
度の溝にＢＰＳＧを１．０ ｔｔ ｍ程度堆積させ、リ
フロー、エッチバックヲ行った場合、溝深さの５０〜６
０％程しかＢＰＳＧが残らず、更に同じ工程を繰り返さ
なければならない。
本発明の半導体装置の製造方法は、半導体基板上に素子
分離のための溝を形成する工程と、溝内埋設材料として
ポロンリンケイ酸ガラス（以後ＢＰＳＧと略す）を減圧
気相中で堆積させる工程とシリコン酸化膜を常圧気相中
で堆積させる工程とシリコン酸化膜とＢＰＳＧをドライ
エツチングにてエッチバックする工程と、溝内のＢＰＳ
Ｇをリフローさせるための熱処理の工程とを有して構成
される。
分離のための溝を形成する工程と、溝内埋設材料として
ポロンリンケイ酸ガラス（以後ＢＰＳＧと略す）を減圧
気相中で堆積させる工程とシリコン酸化膜を常圧気相中
で堆積させる工程とシリコン酸化膜とＢＰＳＧをドライ
エツチングにてエッチバックする工程と、溝内のＢＰＳ
Ｇをリフローさせるための熱処理の工程とを有して構成
される。
上述した従来の問題点に対し、本発明は１回のＢＰＳＧ
埋設工程で溝内の８０％以上を埋設可能である。
埋設工程で溝内の８０％以上を埋設可能である。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した断面図である。先ず第１図（ａ）に
示すようにシリコン基板１に溝を形成しシリコン窒化膜
４をマスクとして熱酸化を行い、溝内部にシリコン酸化
膜３を形成する。次に第１図（ｂ）に示すようにシリコ
ン窒化膜４を除去し、全面に改めてシリコン窒化膜５を
形成する。次にＢＰＳＧ６を厚く堆積させる。ここまで
の工程は従来例と同様でよい。しかるのち、第１図（ｂ
）に示したシリコン酸化膜７を常圧気相中にて堆積させ
る。常圧気相中では、減圧と比べて比較的膜の段差被覆
率が悪いため、第１図（ｂ）に示すように、溝内のすき
間にはシリコン酸化膜が被着せず、溝上部をおおう形で
堆積させることが可能である。
めに工程順に示した断面図である。先ず第１図（ａ）に
示すようにシリコン基板１に溝を形成しシリコン窒化膜
４をマスクとして熱酸化を行い、溝内部にシリコン酸化
膜３を形成する。次に第１図（ｂ）に示すようにシリコ
ン窒化膜４を除去し、全面に改めてシリコン窒化膜５を
形成する。次にＢＰＳＧ６を厚く堆積させる。ここまで
の工程は従来例と同様でよい。しかるのち、第１図（ｂ
）に示したシリコン酸化膜７を常圧気相中にて堆積させ
る。常圧気相中では、減圧と比べて比較的膜の段差被覆
率が悪いため、第１図（ｂ）に示すように、溝内のすき
間にはシリコン酸化膜が被着せず、溝上部をおおう形で
堆積させることが可能である。
次にシリコン酸化膜７とＢＰＳＧ６を平坦部のＢＰＳＧ
がなくなるまで、ドライエッチし、第１図（Ｃ）のごと
く溝内のみにＢＰＳＧ６が残るようにする。このドライ
エツチングの際にシリコン酸化膜７を堆積しておかない
と溝内底部のＢＰＳＧがエツチングされてしまい、しか
も溝の底部のＢＰＳＧ厚は実際の堆積膜厚に比べて薄い
ので、溝壁に形成しであるシリコン酸化膜３とシリコン
窒化膜２がエツチングされてしまう恐れがある。
がなくなるまで、ドライエッチし、第１図（Ｃ）のごと
く溝内のみにＢＰＳＧ６が残るようにする。このドライ
エツチングの際にシリコン酸化膜７を堆積しておかない
と溝内底部のＢＰＳＧがエツチングされてしまい、しか
も溝の底部のＢＰＳＧ厚は実際の堆積膜厚に比べて薄い
ので、溝壁に形成しであるシリコン酸化膜３とシリコン
窒化膜２がエツチングされてしまう恐れがある。
このように、溝内のみにＢＰＳＧ６を残した状態で、Ｂ
ＰＳＧ！Ｊフローのための熱処理を９００〜１０００℃
で行うと、第１図（ｄ）に示すように、溝内でＢＰＳＧ
がリフローされる。この蒔溝のへこみは、ＢＰＳＧ堆積
時堆積山に形成されているすき間の体積と同じである。
ＰＳＧ！Ｊフローのための熱処理を９００〜１０００℃
で行うと、第１図（ｄ）に示すように、溝内でＢＰＳＧ
がリフローされる。この蒔溝のへこみは、ＢＰＳＧ堆積
時堆積山に形成されているすき間の体積と同じである。
この体積は通常減圧気相中でＢＰＳＧの堆積すれば溝体
積の２０％以下にすることが可能である。以上のように
従来の溝内ＢＰＳＧ埋設プロセスでは１回のプロセスで
溝内にＢＰＳＧが残る量がきわめて少ないが本実施例に
よれば溝内にＢＰＳＧを８０％以上埋設でき、後工程の
平坦化プロセスにとって大変有利と言える。
積の２０％以下にすることが可能である。以上のように
従来の溝内ＢＰＳＧ埋設プロセスでは１回のプロセスで
溝内にＢＰＳＧが残る量がきわめて少ないが本実施例に
よれば溝内にＢＰＳＧを８０％以上埋設でき、後工程の
平坦化プロセスにとって大変有利と言える。
以上説明したように本発明は従来溝内のＢＰＳＧ埋設に
際し、ＢＰＳＧリフロー後ＢＰＳＧのエッチバックを行
っていたものを、先にエッチバックを行った後溝内のＢ
ＰＳＧをリフローするため、埋設工程で最終的に溝内に
残るＢＰＳＧを従来より大幅に増加できるため後工程の
平坦化が非常に有利になるという効果がある。
際し、ＢＰＳＧリフロー後ＢＰＳＧのエッチバックを行
っていたものを、先にエッチバックを行った後溝内のＢ
ＰＳＧをリフローするため、埋設工程で最終的に溝内に
残るＢＰＳＧを従来より大幅に増加できるため後工程の
平坦化が非常に有利になるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するだ
めに工程順に示した断面図、第２図（ａ）〜（ｄ）は従
来例を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２，３．７・・・・・・
シリコン酸化膜、４．訃・・・・・シリコン窒化膜、６
・・・・・・ポロンリソケイ酸ガラス（Ｂ Ｐ Ｓ Ｇ
）。 代理人 弁理士 内 原 晋 箭１ 図 禾 図 月 図
めに工程順に示した断面図、第２図（ａ）〜（ｄ）は従
来例を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２，３．７・・・・・・
シリコン酸化膜、４．訃・・・・・シリコン窒化膜、６
・・・・・・ポロンリソケイ酸ガラス（Ｂ Ｐ Ｓ Ｇ
）。 代理人 弁理士 内 原 晋 箭１ 図 禾 図 月 図
Claims (1)
- 半導体基板上に溝を形成する工程と、該溝の絶縁物埋設
材料として、ボロン・リン・ケイ酸ガラスを減圧気相中
で堆積させる工程と、シリコン酸化膜を常圧気相中で堆
積させる工程と、前記シリコン酸化膜と前記ボリン・リ
ン・ケイ酸ガラスとをドライエッチングにてエッチバッ
クする工程と、前記ボロン・リン・ケイ酸ガラスをリフ
ローさせて前記溝を埋設させるための熱処理の工程とを
有する事を特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25614588A JPH02102555A (ja) | 1988-10-11 | 1988-10-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25614588A JPH02102555A (ja) | 1988-10-11 | 1988-10-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02102555A true JPH02102555A (ja) | 1990-04-16 |
Family
ID=17288527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25614588A Pending JPH02102555A (ja) | 1988-10-11 | 1988-10-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02102555A (ja) |
-
1988
- 1988-10-11 JP JP25614588A patent/JPH02102555A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JP3079011B2 (ja) | 分離部材を形成する方法 | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH0347740B2 (ja) | ||
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS6325708B2 (ja) | ||
| JPH02102555A (ja) | 半導体装置の製造方法 | |
| JP3092478B2 (ja) | 半導体装置の製造方法 | |
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| JPH033948B2 (ja) | ||
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH09199582A (ja) | 半導体装置の製造方法 | |
| JP3182124B2 (ja) | トレンチ形成方法 | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| KR100558039B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| JPH04326549A (ja) | 半導体装置 | |
| KR19990051399A (ko) | 반도체 장치의 소자분리방법 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JPS6249643A (ja) | 半導体装置およびその製造方法 |