JPH0340149A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数のマイクロプロセソサで構成するコンピュータシス
テムに使用するデータ処理装置に関し、内部バスを少な
くすると共に、制御を簡略化し、複数の内部バッファお
よび主記憶における内容の（３） 一貫性の保持を容易に行うことを目的とし、バス制御部
と、メモリ管理部と、実行部と、該バス制御部、メモリ
管理部および実行部をそれぞれ結合する内部バスとを備
え、前記メモリ管理部と前記バス制御部との間のオペラ
ンドアドレスを供給する内部バスを双方向内部バスて構
成し、該双方向内部バスを前記システムバス内のライト
アトＩ／スを前記メモリ管理部へ伝達する外部アドレス
伝達バスと結合するように構成する。

〔産業上の利用分野〕

本発明はデータ処理装置に関し、特に、複数のマイクロ
プロセソサ（データ処理装置）で構成するコンピュータ
システムに使用するデータ処理装置に関する。

〔従来の技術〕

従来、一つの主記憶装置に対して複数のデータ処理装置
をシステムバスを介して結合させたコンピュータシステ
ムが提供されている。

（４） このようなコンピュータシステムに使用されるデータ処
理装置は、近年のデータ処理装置の高速化の要求に伴っ
て、主記憶装置におけるデータアクセスの高速化が要求
され、データ処理装置内に主記憶をコピーするためのバ
ッファが設けられている。ところで、主記憶の更新時に
は、データ処理装置内においても、データ処理装置内バ
ッファに格納された命令データ、オペランドデータのの
内容を更新するか、或いは、無効化することが行われる
。

すなわち、従来のデータ処理装置においては、例えば、
内部動作による主記憶の更新において、命令データを格
納するバッファとオペランドデータを格納するバッファ
との両方について、専用の内部パスが設けられており、
バッファ内のデータの更新または無効化が行われるよう
になされている。

（発明が解決しようとする課題〕 上述したように、従来の複数のデータ処理装置（５） で構成されたコンピュータシステムに使用するデータ処
理装置において、命令データを格納するバッファとオペ
ランドデータを格納するバッファとは、それぞれ専用の
内部バスが設けられている。

そして、従来のデータ処理装置においては、例えば、内
部動作による主記憶の更新において、命令データを格納
するバッファとオペランドデータを格納するバッファと
の両方について、専用の内部バスが設けられており、バ
ッファ内のデータの更新または無効化が行われるように
なされている。

同様に、他のデータ処理装置による主記憶の更新に際し
ても、データ処理装置内のへソファに格納されたデータ
を更新または無効化する必要がある。

そのため、複数のデータ処理装置におけるバッファの制
御が複雑になると共に、専用バスが多数必要となってい
た。従って、データ処理装置の高速度化および集積化の
妨げとなる。さらに、複数のデータ処理装置における内
部バッファおよび主記憶装置の内容の一貫性を保つのが
困難となる。

このよ・うに、従来の複数のデータ処理装置で構（６） 威されたコンピュータシステムにおいては、データ処理
装置の内部にバッファを設ける際に、専用バスを多く配
線する必要があり、データ処理装置（マイクロプロセソ
サ）の高速度化および高集積化の妨げとなる。さらに、
複数のデータ処理装置における内部バッファおよび主記
憶装置の内容の一貫性を保つのが困難であり、また、制
御も複雑となっていた。

本発明は、上述した従来のデータ処理装置が有する課題
に鑑み、内部バスを少なくすると共に、制御を簡略化し
、複数の内部バッファおよび主記憶における内容の一貫
性の保持を容易に行うことを目的とする。

〔課題を解決するための手段〕

第１図は本発明に係るデータ処理装置の原理構成を示す
ブロック図である。

本発明によれば、バス制御部１１と、メモリ管理部ａと
、実行部１２と、該パス制御部１１．メモリ管理部ａお
よび実行部１２をそれぞれ結合する内部ハ（７） スとを備え、前記メモリ管理部ａと前記バス制御部１１
との間のオペランドアドレスを供給する内部バス８を双
方向内部バスで構成し、該双方向内部バス８を前記シス
テムバスＳＢ内のライトアドレスを前記メモリ管理部ａ
へ伝達する外部アドレス伝達バス９と結合するようにし
たことを特徴とするデータ処理装置が提供される。

〔作　用〕

上述した本発明のデータ処理装置によれば、メモリ管理
部ａとバス制御部１１との間のオペランドアドレスを供
給する内部バス８は、双方向内部バスで構成され、その
双方向内部バス８は、システムバスＳＢ内のライトアド
レスをメモリ管理部ａへ伝達する外部アドレス伝達バス
９と結合するようになされている。

これにより、例えば、複数のデータ処理装置（Ａ、Ｂ）
で構成されたコンピュータシステムにおいて、各々のデ
ータ処理装置（例えば、Ａ）における内部動作による主
記憶の更新、および、他（８） のデータ処理袋Ｗ（例えば、Ｂ）による主記憶の更新の
両方に対して、バッファの更新または無効化を行うバス
が共通化されることになり、内部バスを少なくすること
ができると共に、制御を簡略化し、複数の内部バッファ
および主記憶における内容の一貫性の保持を容易に行う
ことができる。

〔実施例〕

以下、図面を参照して本発明に係るデータ処理装置の実
施例を説明する。

第２図は本発明のデータ処理装置における要部の基本構
成を示すブロック図である。

同図において、第１のバッファ１は、主記憶装置１５に
記憶された内容（主記憶）のコピーを保持するもので、
主に命令データを保持するものである。第１のタグ２は
、第１のバッファ１に保持されているデータの主記憶上
のアドレスおよび有効か無効かを示す記憶部を有し、外
部アドレスバッファ７に保持されているアドレスとタグ
内のアドレスとを比較し、一致した際にそのアドレスに
対（９） する記憶部を無効と示すように変更するものである。ま
た、第２のバッファ３は、主記憶のコピーを保持するも
ので、主に命令データを保持するものである。第２のタ
グ４は、第２のバッファ３に保持されているデータの主
記憶上のアドレスおよび有効か無効かを示す記憶部を有
し、外部アドレスバッファ７に保持されているアドレス
とタグ内のアドレスとを比較し、一致した際にそのアド
レスに対する記憶部を無効と示すように変更するもので
ある。

命令アドレスバス５は、命令アドレスを伝達するバスで
あり、第１のへソファ１．第１のタグ２およびアドレス
セレクタ１０に接続されており、実行部１２が命令デー
タを人力する際、命令アドレス信号が該命令アドレスバ
ス５を介して各々に伝達されるように構成されている。

また、オペランドアドレスバス６は、オペランドアドレ
スを伝達するバスであり、第２のバッファ３．第２のタ
グ４およびアドレスセレクタ１０に接続されており、実
行部１２がオペランドデータを入出力する際、オペ（１
０） ランドアドレス信号が該オペランドアドレスバス６を介
して各々に伝達されるように構成されている。

外部アドレスパソファ７は、外部アドレス伝達バスより
伝達されるアドレスを保持するものであり、また、双方
向内部バス８は、メモリ管理部ａとバス制御部１１にお
いてアドレス情報を相互に伝達するものである。外部ア
ドレス伝達バス９は、双方向内部バス８上のアドレスを
外部アドレスハソファ７の外部アドレスハソファへと伝
達するものである。アドレスセレクタ１０は、命令アド
レスとオペランドアドレスを選択し双方向内部バス８へ
と伝達するものである。

バス制御部１１は、システムパスＳＢと内部の入出力制
御、および、バスを外部に開放している際にシステムパ
スＳＢ内のライ１〜アドレスを双方向内部バス８へ伝達
するものであり、また、実行部１２は、主記憶装置１５
に記憶されている命令を実行しデータ処理装置Ａを制御
するものである。そして、第１のタグ制御線１３は、第
１のタグ２において比較（１１） 動作を指示する制御線であり、比較動作を行うかどうか
を制御するものであり、また、第２のタグ制御線１４は
、第２のタグ４において比較動作を指示する制御線であ
り、比較動作を行うかどうかを制御するものである。

上述した実施例装置において、ライト動作によって実行
部１２で発生したオペランドアドレスが、オペランドア
ドレスバス６を介してアドレスセレクタ１０へと伝達さ
れる。アドレスセレクタ１０は、双方向内部バス８ヘオ
ペランドアドレスを出力し、さらに、外部アドレス伝達
バス９を介して外部アドレスバッファ７へと伝達される
。そして、外部アドレスバッファ７は、オペランドアド
レスを保持し、第１のタグ２と第２のタグ４にオペラン
ドアドレスを出力する。

第１のタグ２は、第１のタグ制御線１３の制御信号に従
って比較動作を実行し、その結果により第１のタグ２の
記憶部に無効の指示が行われる。同様に、第２のタグ４
ば、第２のタグ制御線１４の制御信号に従って比較動作
を実行し、その結果によ（１２） り第２のタグ４の記憶部に無効の指示が行われる。

ここで、他のデータ処理装置による主記憶の更新が行わ
れた際には、バス制御部１１によりシステムパスＳＢか
らのライトアドレスを、双方向バス８へと出力し、そし
て、双方向バス８に結合されている外部アドレス伝達バ
ス９を介して外部アドレスハソファ７へ伝達される。

外部アドレスバソフアフは、ライ１−アドレスを保持し
、第１のタグ２と第２のタグ４とにライトアドレスを出
力する。第１のタグ２において、第１のタグ制御線１３
の制御信号で比較動作が実行され、その結果により、第
１のタグ２の記憶部に対する無効の指示が行われる。同
様に、第２のタグ４において、第２のタグ制御線１３の
制御信号で比較動作が実行され、その結果により、第２
のタグ４の記憶部に対する無効の指示が行われる。

第３図は本発明のデータ処理装置の一実施例を示すブロ
ソク図である。同図中、第２図で示したのと同しものは
同一の記号で示しである。

命令データバス１６は、バス制御部１１と第１のパ（１
３） ッファ１および実行部１２とを結合するデータバスであ
り。オペランドデータバス１７は、バス制御部１１と第
２のバッファ３および実行部１２とを結合するデータバ
スである。

第４図は第３図のデータ処理装置の動作を説明するため
の図であり、システムバスＳＢをデータ処理装置Ｂが占
有しており、データ処理装置Ｂによる主記憶の更新時に
おけるコンピュータシステム全体の動作も含めて説明す
るものである。

まず、データ処理装置Ｂはシステムパスに対してアドレ
スとデータ並びに制御信号を出力する。

上記ｉｔ　１５では、システムバスＳＢ　　のアドレス
とデータに基づき主記憶のデータを更新する（Ｐｌ）。

ここで、データ処理装置穴内部のへソファに保持されて
いるデータと同一アトレスのデータか更新された場合、
主記憶１５のデータと違ったデータを保持してることに
なる。そこで、データ処理装置Ａは、システムパスＳＢ
上のアドレスをバス制御部１１で読み取り　（Ｐ２）、
双方向内部パス８へ出力し、さらに、外部アドレス伝達
パス９を介して外部ア（■４） ドレスバッファ７へと伝達しくＰ３）、そして、外部ア
ドレスバッファ７は第１のタグ２と第２のタグ４へとア
ドレスを出力する（Ｐ４）。第１のタグ２においては、
第１のタグ制’４Ｂ　ｙ１３により比較動作を実行し、
その結果により（Ｐ５）、第１のタグ２の記憶部に無効
を示すよう指示が行われる。同様に、第２のタグ４にお
いては、第２のタグ制御線１４により比較動作を実行し
、その結果により（Ｐ６）、第２のタグ４の記憶部に無
効を示すよう指示が行われる。

第５図は第３図のデータ処理装置の動作を説明するため
の図であり、システムパスＳＢをデータ処理装置Ａが占
有しており、データ処理装置Ａによる主記憶の更新時に
おけるコンピユークシステム全体の動作も含めて説明す
るものである。

まず、データ処理装置Ａの実行部１２から、オペランド
アドレスが第２のバッファ３．第２のタグ４およびアド
レスセレクタ１０へと出力され、オペランドデータが第
２のバッファ３．第２のタグ４およびバス制御部１１へ
と出力される（Ｓ、）、アト（１５） レスセレクタ１０においては、オペランドアドレスが双
方向内部バス８．バス制御部１１および外部アドレス伝
達バス９を介して外部アドレスバッファ７へと伝達され
る（Ｓ２）。

外部アドレスバッファ７は、オペランドアドレスを保持
し、第１のタグ２と第２のタグ４とにオペランドアドレ
スを出力する（３３）、第１のタグ２においては、第１
のタグ制御線■３により比較動作を実行してその結果に
より第１のタグ２の記憶部に無効を示すよう指示する。

また、第２のタグ４においては、第２のタグ制御線１４
Ｇこより比較動作を実行しないよう指示される（Ｓ４）
。また、バス制御部１１において、制御信号と伴にオペ
ランドデータ、オペランドアドレスがシステムバスＳＢ
を介して主記憶１５へと伝達される。主記憶１５では、
システムバスＳＢ上のアドレスとデータに基づき主記憶
のデータを更新する（Ｓ、）。

上述したように、本発明のデータ処理装置によれば、メ
モリ管理部ａとバス制御部１１との間のオペランドアド
レスを供給する内部バス８は、双方（１６〉 向内部バスで構成され、その双方向内部バス８は、シス
テムバスＳＢ内のライトアドレスをメモリ管理部ａへ伝
達する外部アドレス伝達バス９と結合するようになされ
ている。

〔発明の効果］ 以上説明したように、本発明によれば、内部にバッファ
を設ける際に、内部動作による主記憶の更新および他の
データ処理装置による主記憶の更新の両方に対して、バ
ッファの更新または無効化を行うバスを共通化すること
によって、内部バスを少なくすることができると共に、
制御を簡略化し、複数の内部バッファおよび主記憶にお
ける内容の一貫性の保持を容易に行うことができる。

【図面の簡単な説明】

第１図は本発明に係るデータ処理装置の原理構成を示す
ブロソク図、 第２図は本発明のデータ処理装置における要部の基本構
成を示すブロソク図、 第３図は本発明のデータ処理装置の一実施例を（１７） 示すブロソク図、 第４図は第３図のデータ処理装置の動作を説明するため
の図、 第５図は第３図のデータ処理装置の動作を説明するため
の図である。 （符号の説明） １・・・第１のバッファ、 ２・・・第１のタグ、 ３・・・第２のバッファ、 ４・・・第２のタグ、 ５・・・命令アドレスバス、 ６・・・オペランドアドレスバス、 ７・・・外部アドレスバッファ、 ８・・・双方向内部バス、 ９・・・外部アドレス伝達バス、 １０・・・アドレスセレクタ、 １１・・・バス制御回路、 １２・・・実行部、 １３・・・第１のタグ制御線、 １４・・・第２のタグ制御線、 （１８） １５・・・主記憶、 １６・・・命令データバス、 １７・・・オペランドデータバス、 Ａ、Ｂ・・・データ処理装置、 ａ・・・メモリ管理部、 ＳＢ・・・システムバス。

Claims (1)

1. 【特許請求の範囲】 １、バス制御部（１１）と、メモリ管理部（ａ）と、実
   行部（１２）と、該バス制御部、メモリ管理部および実
   行部をそれぞれ結合する内部バスとを備え、前記メモリ
   管理部と前記バス制御部との間のオペランドアドレスを
   供給する内部バス（８）を双方向内部バスで構成し、該
   双方向内部バスを前記システムバス内のライトアドレス
   を前記メモリ管理部へ伝達する外部アドレス伝達バス（
   ９）と結合するようにしたことを特徴とするデータ処理
   装置。 ２、主記憶装置とシステムバスを介して結合されるデー
   タ処理装置であって、 バス制御部、メモリ管理部、実行部を有し、各々内部バ
   スによって結合され、 前記バス制御部は、システムバスと内部の入出力を制御
   する機能、バスを外部に開放してる際にシステムバス内
   のライトアドレスを前記メモリ管理部へ伝達する外部ア
   ドレス伝達バスを有し、前記メモリ管理部は、前記主記
   憶の内容のコピーを保持する複数のバッファを有し、主
   に命令データを保持する第１のバッファと、主にオペラ
   ンドデータを保持する第２のバッファを有する各々の前
   記バッファ部に保持されるデータの、前記主記憶におけ
   るアドレス等を更新管理するアドレス情報記録部と、前
   記バス制御部からの前記外部アドレス伝達バスを介し他
   のデータ処理装置による主記憶の更新の時、それに対応
   する各々の前記バッファ部の内容が無効であることを示
   す記憶部を有する複数のタグ部があり、前記第１の命令
   バッファに対して第１のタグ、前記第２のバッファに対
   して第２のタグを有し、さらに、ライト時に前記実行部
   からの内部バスにより伝達されるオペランドアドレスと
   オペランドデータにより前記第２のバッファ、前記第２
   のタグを更新する機能と、前記オペランドアドレスとオ
   ペランドデータを、内部バスを介し前記バス制御部へ伝
   達する機能を有し、 該メモリ管理部と該バス制御部間のオペランドアドレス
   を供給する内部バスは双方向内部バスであり、外部アド
   レス伝達バスと結合され、該実行部がライト時に発生す
   るオペランドアドレスとオペランドデータを、該メモリ
   管理部内の第２バッファ、第２タグに伝達するのみなら
   ず、該メモリ管理部を経由し、双方向内部バスに結合さ
   れている外部アドレス伝達バスを介し、該メモリ管理部
   内の第１のタグへとオペランドアドレスが伝達されるこ
   とにより、ライト時のオペランドアドレスにおいても第
   １のタグにおけるアドレス情報記録部と比較し、対応す
   る第１のタグの記録部を無効化することを特徴とするデ
   ータ処理装置。