JPH034032Y2 - - Google Patents
Info
- Publication number
- JPH034032Y2 JPH034032Y2 JP14406485U JP14406485U JPH034032Y2 JP H034032 Y2 JPH034032 Y2 JP H034032Y2 JP 14406485 U JP14406485 U JP 14406485U JP 14406485 U JP14406485 U JP 14406485U JP H034032 Y2 JPH034032 Y2 JP H034032Y2
- Authority
- JP
- Japan
- Prior art keywords
- carrier tape
- electrical components
- burn
- wiring pattern
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
[概要]
本考案は、電気部品を配列して移送するキヤリ
アテ−プ面に複数部品の端子を連結した共通配線
パタ−ンを形成して、キヤリアテ−プ面上の配線
パタ−ンに接続、固定された電気部品をキヤリア
テ−プ上で電圧が印加できるようにし、バ−ンイ
ン等の製造工程の効率化を計つたものである。
アテ−プ面に複数部品の端子を連結した共通配線
パタ−ンを形成して、キヤリアテ−プ面上の配線
パタ−ンに接続、固定された電気部品をキヤリア
テ−プ上で電圧が印加できるようにし、バ−ンイ
ン等の製造工程の効率化を計つたものである。
[産業上の利用分野]
本考案は電気部品のキヤリアテ−プ(または搭
載フイルム)に関するものである。
載フイルム)に関するものである。
近時、量産される電気部品の信頼性を向上させ
るために、電気部品の製造工程でバ−ンイン工程
は極めて重要に成つている。
るために、電気部品の製造工程でバ−ンイン工程
は極めて重要に成つている。
一方これらの電気部品を収納する方法として、
従来電気部品をキヤリアテ−プに自動化装置等で
巻き取り収納する方法があり、対象になる電気部
品は多種類にわたり、抵抗、コンデンサ、半導体
装置、その他の量産部品に採用されている。
従来電気部品をキヤリアテ−プに自動化装置等で
巻き取り収納する方法があり、対象になる電気部
品は多種類にわたり、抵抗、コンデンサ、半導体
装置、その他の量産部品に採用されている。
このようにキヤリアテ−プに電気部品を収納す
る方法は自動化装置で作業が行われ、また電気部
品をプリント板等に順次実装する際も自動機によ
つてなされるために省力効果果が大きい。
る方法は自動化装置で作業が行われ、また電気部
品をプリント板等に順次実装する際も自動機によ
つてなされるために省力効果果が大きい。
本考案ではキヤリアテ−プ面に複数部品の端子
を連結した共通配線パタ−ンを行い、複数電気部
品に同時に電圧を印加して、キヤリアテ−プ面上
で電気部品のバ−ンインを行うようにしたもので
ある。
を連結した共通配線パタ−ンを行い、複数電気部
品に同時に電圧を印加して、キヤリアテ−プ面上
で電気部品のバ−ンインを行うようにしたもので
ある。
[従来の技術]
従来、電気部品として、例えば半導体装置のバ
−ンインを行う場合には、バ−ンインを行う半導
体装置の数量に相当する専用ソケツトを準備し、
そのソケツトに半導体装置を挿入して、所定の環
境条件と電気条件のもとでバ−ンインを行つてい
る。
−ンインを行う場合には、バ−ンインを行う半導
体装置の数量に相当する専用ソケツトを準備し、
そのソケツトに半導体装置を挿入して、所定の環
境条件と電気条件のもとでバ−ンインを行つてい
る。
また従来から電気部品をキヤリアテ−プによつ
て、自動的に巻き取り収納する方法があり、これ
はキヤリアテ−プ面に電気部品を貼着して渦巻状
に巻き取るのが一般的であるが、従来のキヤリア
テ−プのパタ−ンは個々の電気部品毎に分かれて
おり、複数部品を連結した共通パタ−ンを有する
ものはなかつた。
て、自動的に巻き取り収納する方法があり、これ
はキヤリアテ−プ面に電気部品を貼着して渦巻状
に巻き取るのが一般的であるが、従来のキヤリア
テ−プのパタ−ンは個々の電気部品毎に分かれて
おり、複数部品を連結した共通パタ−ンを有する
ものはなかつた。
[考案が解決しようとする問題点]
従来の個々の電気部品の端子毎に、接触子を設
けることは効率が悪く、また電気信号(電圧等)
を印加するためのフイクスチヤ−もより複雑にな
るということが問題である。
けることは効率が悪く、また電気信号(電圧等)
を印加するためのフイクスチヤ−もより複雑にな
るということが問題である。
[問題点を解決するための手段]
本考案は上記問題点を解消した部品のキヤリア
テ−プを提供するもので、その手段は、複数の電
気部品を所定間隔で連続的に配列したキヤリアテ
−プ面に、所定の共通配線パタ−ンを形成し、そ
の配線パタ−ンは電気部品の所定リ−ド端子間の
接続パタ−ン、外部信号印加パツド等が設けら
れ、動作時にはキヤリアテ−プ面の共通配線パタ
−ンに電圧を印加して、複数の電気部品のバ−ン
インを行うようにしたものてある。
テ−プを提供するもので、その手段は、複数の電
気部品を所定間隔で連続的に配列したキヤリアテ
−プ面に、所定の共通配線パタ−ンを形成し、そ
の配線パタ−ンは電気部品の所定リ−ド端子間の
接続パタ−ン、外部信号印加パツド等が設けら
れ、動作時にはキヤリアテ−プ面の共通配線パタ
−ンに電圧を印加して、複数の電気部品のバ−ン
インを行うようにしたものてある。
[作用]
本考案は、電気部品のキヤリアテ−プに共通配
線パタ−ンを形成することにより、キヤリアテ−
プ上に端子を連結した形で電気部品を収納してか
ら、バ−ンインを行うもので、その結果複数の電
気部品をより少ない信号印加接触子をもつてバ−
ンインすることができ、製造工程の効率化を計か
つたものである。
線パタ−ンを形成することにより、キヤリアテ−
プ上に端子を連結した形で電気部品を収納してか
ら、バ−ンインを行うもので、その結果複数の電
気部品をより少ない信号印加接触子をもつてバ−
ンインすることができ、製造工程の効率化を計か
つたものである。
[実施例]
第1図は、本考案の電気部品のキヤリアテ−プ
の模式斜視図である。
の模式斜視図である。
実施例は、キヤリアテ−プ面上に数個乃至数十
個程度の半導体装置が端子を連結配列さた場合を
示している。
個程度の半導体装置が端子を連結配列さた場合を
示している。
半導体装置1を搭載するキヤリアテ−プ11は
フイルム状であり、その材料は紙または合成樹脂
系が一般的であつて、厚みが約0.1mm〜0.2mm、幅
が35mm〜70mm程度であり、バ−ンイン条件により
耐熱性を考慮すると、耐熱温度として、最低でも
150℃の耐熱性が必要であり、そのような材料と
してポリイミド等が最適材料として使用すること
ができる。キヤリアテ−プ面の長さ方向には、半
導体装置の種類による大きさ7mmx7mm〜12mmx12
mm程度の付法に対応する収納テ−プ12が設けら
れ、また両側面にはテ−プ送り孔13がある。
フイルム状であり、その材料は紙または合成樹脂
系が一般的であつて、厚みが約0.1mm〜0.2mm、幅
が35mm〜70mm程度であり、バ−ンイン条件により
耐熱性を考慮すると、耐熱温度として、最低でも
150℃の耐熱性が必要であり、そのような材料と
してポリイミド等が最適材料として使用すること
ができる。キヤリアテ−プ面の長さ方向には、半
導体装置の種類による大きさ7mmx7mm〜12mmx12
mm程度の付法に対応する収納テ−プ12が設けら
れ、また両側面にはテ−プ送り孔13がある。
本考案による、キヤリアテ−プ面には、配線パ
タ−ンとして、銅を蒸着またはスパツタにより、
幅が1mmの共通配線パタ−ン14が形成されてい
るが、その配線パタ−ンには、半導体装置のリ−
ド端子との接続パタ−ン15、信号印加パツド1
6,17が設けられている。
タ−ンとして、銅を蒸着またはスパツタにより、
幅が1mmの共通配線パタ−ン14が形成されてい
るが、その配線パタ−ンには、半導体装置のリ−
ド端子との接続パタ−ン15、信号印加パツド1
6,17が設けられている。
第2図は、本考案の一実施例であるキヤリアテ
−プ面上で半導体装置をバ−ンインしている状態
を示す斜視図である キヤリアテ−プ11は半導体装置1を搭載し
て、バ−ンインが行われ、信号印加パツド16に
は電源接続端子18から電源電圧が印加され、ま
た信号印加パツド17は接地端子19によつて接
続される。
−プ面上で半導体装置をバ−ンインしている状態
を示す斜視図である キヤリアテ−プ11は半導体装置1を搭載し
て、バ−ンインが行われ、信号印加パツド16に
は電源接続端子18から電源電圧が印加され、ま
た信号印加パツド17は接地端子19によつて接
続される。
半導体装置のリ−ド端子とキヤリアテ−プ上のパ
タ−ンの接続は、銀ペ−ストや半田付け等でも良
いし、また接合部を押圧して接合してもよい。
タ−ンの接続は、銀ペ−ストや半田付け等でも良
いし、また接合部を押圧して接合してもよい。
このように、半導体装置をキヤリアテ−プ上で
バ−ンインした後、そのまま収納することにより
製造工程が著しく合理化される。
バ−ンインした後、そのまま収納することにより
製造工程が著しく合理化される。
なおキヤリアテ−プの長さに、特に制限はなく
半導体装置の数量やバ−ンインの条件により、適
宜長さを決定することがきる。
半導体装置の数量やバ−ンインの条件により、適
宜長さを決定することがきる。
[考案の効果]
以上詳細に説明したように本考案の電気部品の
キヤリアテ−プは、電気部品に専用のバ−ンイン
用の共通配線パタ−ンがなされているために、少
ない外部接触子で同時に複数個の半導体装置をバ
−ンインし得るという効果大なるものがある。
キヤリアテ−プは、電気部品に専用のバ−ンイン
用の共通配線パタ−ンがなされているために、少
ない外部接触子で同時に複数個の半導体装置をバ
−ンインし得るという効果大なるものがある。
第1図は本考案のキヤリアテ−プの要部斜視
図、第2図は、本考案のキヤリアテ−プお用いて
半導体装置をバ−ンインしている状態を示す要部
斜視図、 図において、1は半導体装置、2はリ−ド線、
11はキヤリアテ−プ、12は収納テ−プ、13
はテ−プ送り孔、14は共通配線パタ−ン、15
は接続パタ−ン、16,17は信号印加パツド、
18は電源接続端子、19は接地端子、をそれぞ
れ示している。
図、第2図は、本考案のキヤリアテ−プお用いて
半導体装置をバ−ンインしている状態を示す要部
斜視図、 図において、1は半導体装置、2はリ−ド線、
11はキヤリアテ−プ、12は収納テ−プ、13
はテ−プ送り孔、14は共通配線パタ−ン、15
は接続パタ−ン、16,17は信号印加パツド、
18は電源接続端子、19は接地端子、をそれぞ
れ示している。
Claims (1)
- 【実用新案登録請求の範囲】 複数の電気部品1が所定間隔で連続的に貼着さ
れて配置されたキヤリアテ−プ11面上に、複数
部品の端子を連結した共通所定の配線パタ−ン群
14,16,17が形成され、 該キヤリアテ−プ面の配線パタ−ンに該電気部
品の所定のリ−ド端子2を接合して該複数部品に
同時に電圧が印加できるようにしたことを特徴と
する電気部品のキヤリアテ−プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14406485U JPH034032Y2 (ja) | 1985-09-19 | 1985-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14406485U JPH034032Y2 (ja) | 1985-09-19 | 1985-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251745U JPS6251745U (ja) | 1987-03-31 |
| JPH034032Y2 true JPH034032Y2 (ja) | 1991-02-01 |
Family
ID=31054328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14406485U Expired JPH034032Y2 (ja) | 1985-09-19 | 1985-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034032Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855672A (en) * | 1987-05-18 | 1989-08-08 | Shreeve Robert W | Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same |
-
1985
- 1985-09-19 JP JP14406485U patent/JPH034032Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251745U (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347711A (en) | Termination of multi-conductor electrical cables | |
| US4414741A (en) | Process for interconnecting components on a PCB | |
| US6300577B1 (en) | Film carrier and method of burn-in testing | |
| JPH034032Y2 (ja) | ||
| EP0357050B1 (en) | Assembly packing method for sensor element | |
| JPH0442260B2 (ja) | ||
| JP2528266Y2 (ja) | ケーブル | |
| JPS59194498A (ja) | チツプ状電子部品のキヤリヤテ−プ | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH0636579Y2 (ja) | テ−プキヤリア半導体装置 | |
| JP2000299544A (ja) | リジッド回路基板の接続構造 | |
| JPH022065Y2 (ja) | ||
| JPS6424492A (en) | Coil device | |
| JPH0232613Y2 (ja) | ||
| JP2957230B2 (ja) | 基板回路のリードピンの取付け方法 | |
| JPH0249713Y2 (ja) | ||
| JPS6219573Y2 (ja) | ||
| JPH08233889A (ja) | ワイヤーハーネスの導通検査用配線装置 | |
| JPS6316892B2 (ja) | ||
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JP2556093B2 (ja) | 回路基板ユニットの製造方法 | |
| JPS6238211B2 (ja) | ||
| JPH0240931A (ja) | 混成集積回路装置の製造方法 | |
| JPH0327588A (ja) | 回路基板の製造方法 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 |