JPH0340507A - 出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路に関するもので、特にプッシュ
プル（Ｐｕｓｈ　Ｐｕ１ｌ　）形式の出力回路に使用さ
れるものである。

（従来の技術） 従来、プッシュプル形式の出力回路には第８図に示すよ
うなものがある。ここで、７１は信号電流源、７２〜７
６はｎｐｎ型トランジスタ、７７〜７９はｐ　ｎ　ｐ　
’Ｊｌ　トランジスタ、８０〜８５はｐｎ接合ダイオー
ド、ＲＩ’は帰還抵抗をそれぞれ示している。

この出力回路は、出力信号をアナログ的に変化させるた
め、出力端Ａと入力端Ｂとの間に帰還抵抗ＲＰが設けら
れている。また、ブツシュの信号経路とプルの信号経路
とが分れており、その経路の切換えをトランジスタ７２
及び７７のベースに入力する信号電−流で行っている。

このような回路の欠点は、信号電流が帰還抵抗ＲＰに掛
かり電圧差を発生させることにある。

即ち、この電圧差は、トランジスタ７２及び７７を交互
に導通させる際、クロスオーバ歪の発生の原因となる。

このクロスオーバ歪は、信号？ｌ！！流を帰還抵抗Ｒ７
で受けて電圧の形でトランジスタ７２及び７７のベース
に入力させるために起こるもので、トランジスタ７２及
び７７のＶａＩ！（ベース・エミッタ間電圧）の非直線
性に影響している。具体的には、この非直線性により、
トランジスタ７２又は７７が導通するために必要なＶＢ
Ｈに達するまでの間に、非導通状態が発生し、クロスオ
ーバ歪を発生させている。

即ち、前記第８図に示すような出力回路では、入力電圧
に対する出力電圧の特性に切換点での不感帯（非導通部
分）、即ちクロスオーバ歪が発生する。

（発明が解決しようとする課題） このように、従来のプッシュプル形式の出力回路は、ト
ランジスタのＶＢＨの非直線性の影響により、クロスオ
ーバ歪が発生するという欠点があった。

そこで、本発明は、プッシュプル形式の出力回路のクロ
スオーバ歪を低減させることを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の出力回路は、その
出力端と入力端との間に帰還抵抗に代わる帰還回路が設
けられ、かつ、この帰還回路は、その出力インピーダン
スが前記帰還抵抗のそれよりも大きくなるように構成さ
れるものであり、その出力信号の一部を出力端から入力
端へ帰還させることにより、出力信号をアナログ的に変
化させるものである。

（作用） このように、本発明では、プッシュプル形式の出力回路
の出力端と入力端との間に帰還抵抗に代わる帰還回路が
設けられ、かつ、この帰還回路は、その出力インピーダ
ンスが前記帰還抵抗のそれよりも大きくなるように構成
されている。このため、信号電流がベースに入力するト
ランジスタのＶＢ！＋Ｃベース・エミッタ間電圧）の非
直線性の影響が軽減される。

（実施例） 以下、図面を参照しながら本発明の一実施例を詳細に説
明する。

第１図は本発明の一実施例に係わるプツシスプル形式の
出力回路を示すものである。なお、第１図において、前
記第８図に示す従来の出力回路と同一の部分には同じ符
号を付すことにより詳細な説明を省略する。

従来におけるクロスオーバ歪は、信号電流がベースに入
力するトランジスタのＶＢｉｌの非直線性によるもので
あり、帰還抵抗を設けることが原因している。そこで、
この帰還抵抗よりも出力インピーダンスが大きくなるよ
うな、帰還抵抗に代わる帰還回路１０１を出力回路の出
力端Ａεε入力端上の間に設けている。即ち、第２図（
ａ）及び（ｂ）に示すように、帰還回路１０１は、帰還
抵抗Ｒ，を用いた時の出力インピーダンスをＺ。ＬＩＴ
とした場合、その出力インピーダンスが、Ｚ’　０ＵＴ
）ＺＯＵＴとなるように構成される。また、帰還回路１
０１の伝達定数（Ｇｍ）は、１／Ｒ（帰還抵抗Ｒ，の抵
抗値）となうようにする。なお、帰還回路１０１の高出
力インピーダンスは、これを、出力電圧に比例した電流
を帰還させるような従属定電流源として達成する。

第３図は、前記第１図の帰還回路１０１の一構成例を具
体的に示したものである。

出力回路の出力１（帰還回路１０１の入力端）Ａには抵
抗ｉを介してｐｎｐ型トランジスタ　２のベースが接続
されている。また、トランジスタ　２のベースは抵抗３
を介してｐｎｐ型トランジスタ４のベースに接続されて
いる。なお、抵抗ｉ及び３により、トランジスタ　２及
び４のベースに所定の分圧された電圧が印加される。さ
らに、トランジスタ４のベースは抵抗５を介して電Ｒｖ
　ｓに、又抵抗６を介して接地点ＧＮＤに接続されてい
る。

トランジスタ　２のエミッタは定電流源７を介して電源
ｖｓに接続されている。トランジスタ　４のエミッタは
定電流源８を介して電源ｖｓに接続されている。また、
トランジスタ　２及び４のエミッタ間には抵抗９が接続
されている。！・ランジスタ　２のコレクタはｎｐｎ型
トランジスタ１ｏのコレクタ及びベースに接続されてい
る。トランジスタ　４のコレクタはｎｐｎ型トランジス
タｔ１のコレクタに接続されている。トランジスタ１０
及び１１のベースは相互に接続されている。トランジス
タ１ｏのエミッタは接地点ＧＮＤに接続されている。ま
たく　トランデスタ１１のエミッタは接地点ＧＮＤに接
続されている。そして、トランジスタ　４及び１１のコ
レクタが出力端Ｃになっている。

なお、出力回路の出力信号が前記帰還回路の入力端Ａに
入力すると、トランジスタ　２及び４のベースに抵抗ｌ
及び３で分圧された所定の電圧がそれぞれ印加され、ト
ランジスタ　２及び４にはそれぞれ電流１１及び１２が
流れる。また、トランジスタ１０及び１１によりカレン
トミラー回路が構成されているため、トランジスタ１０
及び１１には同じ電流ｉ３が流れる。よって、出力端Ｃ
には電流ｉ４が出力され、これが出力回路の入力に帰還
される。

このような帰還回路によれば、その出力端Ｃがトランジ
スタ　４及び１１のコレクタになっている。

即ち、コレクタの出力インピーダンスは非常に大きいた
め、高出力インピーダンスを連成できる。

よって、第４図（ａ）及び（ｂ）に示すように、信号電
流がベースに入力するトランジスタのｖｓｇの非直線性
による影響をなくすことができ、出力信号のクロスオー
バ歪の発生が大幅に低減される。

なお、前記第１図の帰還回路１０１は、前期第３図に示
すものに限られるものではない。そこで、以下、帰還回
路１０１の他の構成例を第５図乃至第７図を参照しつつ
説明する。

第５ｖ！Ｊに示す回路は、出力回路の出力端（帰還回路
１０１の入力端）Ａに抵抗２１を介してｐｎｐ型トラン
ジスタ２２のベースが接続されている。また、トランジ
スタ２２のベースは抵抗２３を介してｐｎｐ型トランジ
スタ２４のベースに接続されている。なお、抵抗２Ｉ及
び２３により、トランジスタ２２及び２４のベースに所
定の分圧された電圧が印加される。さらに、トランジス
タ２４のベースは抵抗２５を介して電源Ｖｓに、又抵抗
２６を介して接地点ＧＮＤに接続されている。トランジ
スタ２２及び２４のエミッタは定電流源２７を介して電
Ｈｖ　ｓに接続されている。トランジスタ２２のコレク
タはｎｐｎ型トランジスタ２８のベース及びダイオード
２９を介して接地点ＧＮＤに接続されている。トランジ
スタ２４のコレクタはトランジスタ２８のコレクタに接
続されている。さらに、トランジスタ２ｇのエミッタは
接地点ＧＮＤに接続されている。そして、トランジスタ
２４及び２８のコレクタが出力端Ｃになっている。

なお、出力回路の出力信号が前記帰還回路の入力端Ａに
入力すると、トランジスタ２２及び２４のベースに抵抗
２１及び２３で分圧された所定の電圧がそれぞれ印加さ
れ、トランジスタ２２及び２４にはそれぞれ電流ｉｌ及
び１２が流れる。また、トランジスタ２８に電流ｉ、″
ｆＪ＜流れるため、出力端Ｃには電流ｉ４が出力され、
これが出力回路の入力に帰還される。

第６図に示す回路は、出力回路の出力端（帰還回路１０
１の入力端）Ａに抵抗８１を介してｎｐｎ型トランジス
タ３２及びｐｎｐ型トランジスタ３３のベースが接続さ
れている。また、トランジスタ３２のエミッタは抵抗３
４を介して接地点ＧＮＤに接続されている。トランジス
タ３２のコレクタはｐｎｐ型トランジスタ３５のベース
及びダイオード３６を介して電源Ｖｓに接続されている
。トランジスタ３５のエミッタは電ｉ［Ｖ　ｓに接続さ
れている。また、トランジスタ３３のエミッタは抵抗３
７を介して電源ｖｓに接続されている。トランジスタ３
３のコレクタはｎｐｎ型トランジスタ３８のベース及び
ダイオード３９を介して接地点ＧＮＤに接続されている
。

トランジスタ３８のエミッタは接地点ＧＮＤに接続され
ている。また、トランジスタ３５及び３８のコレクタは
相互に接続され、その接続点が出力端Ｃになっている。

なお、出力回路の出力信号が前記帰還回路の入力端Ａに
入力すると、トランジスタ３２及び３５がオン状態にな
り、出力端Ｃには電流１１が出力される。また、トラン
ジスタ３３及び３８がオン状態になり、出力端Ｃには電
流１２が出力される。即ち、入力する出力信号の情報に
より、出力端Ｃにはそれに比例した電流が出力され、こ
れが出力回路の入力端Ａに帰還される。

第７図に示す回路ば、出力回路の出力端（帰還回路１０
１の入力端）Ａに抵抗４１及び４２を介してｎｐｎ型ト
ランジスタ４３のエミッタが接続されている。トランジ
スタ４３のベースは抵抗４４を介して電源Ｖｓに接続さ
れている。トランジスタ４３のコレクタはｐｎｐ型トラ
ンジスタ４５のベース及びダイオード４Ｂを介して電Ｋ
　Ｖ　ｓに接続されている。

トランジスタ４５のエミッタは電１ＷＬ　Ｖ　ｓに接続
されている。また、出力回路の出力端Ａに抵抗４１及び
４７を介してｐｎｐ型トランジスタ４８のエミッタが接
続されている。トランジスタ４８のベースは抵抗４９を
介して接地点ＧＮＤに接続されている。トランジスタ４
８のコレクタはｎｐｎ型トランジスタ５０のベース及び
ダイオード５１を介して接地点ＧＮＤに接続されている
。トランジスタ５０のエミッタは接地点ＧＮＤに接続さ
れている。さらに、トランジスタ４３のベースと、トラ
ンジスタ４７のベースとの間にはダイオード５２及び５
３が接続されている。

また、トランジスタ４５及び５０のコレクタは相互に接
続され、その接続点が出力端Ｃになっている。

なお、出力回路の出力信号が前記帰還回路の入力端Ａに
人力すると、トランジスタ４３及び４５がオン状態にな
り、出力端Ｃには電流ｉ、が出力される。また、トラン
ジスタ４８及び５０がオン状態になり、出力端Ｃには電
流１２が出力される。即ち、入力する出力信号の情報に
より、出力端Ｃにはそれに比例した電流が出力され、こ
れが出力回路の入力端Ｂに帰還される。なお、ダイオー
ド５２及び５３を設けたことにより、トランジスタ４３
及び４８のＶＢＫ（ベース・エミッタ間電圧）の非直線
性の影響を低減している。

これら、Ｍ５図乃至第７図に示した帰還回路においても
、その出力端Ｃがトランジスタのコレクタになっている
。即ち、コレクタの出力インピーダンスは非常に大きい
ため、その高出力インピーダンスを達成でき、クロスオ
ーバ歪の発生を防ぐことができる。

［発明の効果］ 以上、説明したように、本発明の出力回路によれば、次
のような効果を奏する。

帰還抵抗に代えて、この帰還抵抗よりも出力インピーダ
ンスの大きい帰還回路を設けることにより、信号電流が
ベースに入力するトランジスタのＶａａの非直線性の影
響が少なくなり、クロスオーバ歪の発生が大幅に低減さ
れる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる出力回路を示す回路
図、第２図（ａ）及び（ｂ）は帰還抵抗と帰還回路の出
力インピーダンスを説明するための図、第３図は前記第
１図の帰還回路の一構成例を示す回路図、第４図（ａ）
及び（ｂ）は従来と発明との出力波形を比較して示す波
形図、第５図乃至第７図はそれぞれ前記第１図の帰還回
路の他の構成例を示す回路図、第８図は従来の出力回路
を示す回路図である。 １０１・・・帰還回路。

Claims (1)

【特許請求の範囲】
1. 出力信号をアナログ的に変化させるため、その一部を出
   力端から入力端へ帰還させるようにしたプッシュプル形
   式の出力回路において、その出力端と入力端との間には
   帰還抵抗に代わる帰還回路が設けられ、かつ、この帰還
   回路は、その出力インピーダンスが前記帰還抵抗のそれ
   よりも大きくなるように構成されていることを特徴とす
   る出力回路。