JPH0340539B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は、低電圧集積回路デイジタル−アナロ
グ変換器、特にこれのための入力レベル移動回路
に関する。

種々のデイジタル−アナログ変換器回路が知ら
れている。技術水準が進歩したので、増大した確
度、より大きい帯域幅（すなわち、動作速度）が
可能であり且つかなり低い大きさの電源電圧で動
作することのできるモノリシツク・デイジタル−
アナログ変換器（DAC）が開発されている。そ
れにもかかわらず、より広範囲の低価格製品に
DACを使用することを経済的に実行できるよう
にすることによつてDACに対する市場を広げる
ためにこれらの各分野における更なる改良が大い
に望まれている。モノリシツク集積回路、特にモ
ノリシツクDACを、非常に低い大きさの電源電
圧からばかりでなく非常に高い大きさの電源電圧
からでも（所定の仕様の範囲内で）動作させるこ
とができるようにすることは大きい望ましいこと
である。集積回路、特にモノリシツクDACをこ
のようにすることは回路設計者に種々の困難を課
すものである。例えば、低い大きさの電源電圧で
動作できるようにすることはしばしば、「最悪の
場合」のTTL入力信号に応答して十分な内部動
作電圧を発生するという問題を提起する。低い大
きさの電源電圧の使用は又通常必要とされる最大
出力電圧を発生することを困難にする。「空き高」
の用語は、電源電圧の大きさの一方又は両方が低
い、例えば＋4.75ボルト又は−4.75ボルトである
ときに集積回路において適当な出力信号を得ると
いう問題を記述するために技術に通じた者によつ
て時折使用される。低い正電源電圧が使用されて
いる場合に回路が「空き高」をほとんど持つてい
ないならば十分に高い出力電圧を発生することは
困難である。負の電源が低い電圧である場合の負
の出力電圧についても同様である。大きい出力電
圧のためには、NPNプルアツプトランジスタの
エミツタ−ベース電圧が「空き高」に含まれてい
なければならず、NPNプルアツプトランジスタ
のベースを駆動するために前置回路段が設けられ
なければならない。最新の高速低電力回路部に対
しては、技術に通じた者は認めることであろう
が、回路部のそのような前置段も又、NPNプル
アツプトランジスタのベースを駆動する信号を発
生するのに必要とされる種々のエミツタ−ベース
電圧降下及びコレクタ−エミツタ電圧降下を受け
入れるために十分な「空き高」を必要とする。同
様の条件はNPNプルダウントランジスタにも当
てはまる。

電源電圧（＋V_CC及び／又は−V_CC）が非常に
高い大きさレベルに、例えば＋15ないし＋18ボル
ト（又は−15ないし−18ボルト）にあるときに
は、ある動作状態の期間中プルアツプ及びプルダ
ウントランジスタのコレクタ−エミツタ降伏電圧
を越えることがある。これが起こりそうに思える
のは、一般にプルアツプ及びプルダウントランジ
スタの正常なコレクタ−エミツタ降伏電圧が、オ
ン時において、代表的な高速バイポーラ製造方法
に対しては大約20ボルトであり、それで＋V_CCが
＋15ボルト以上であり且つ−V_CCが−15ボルト以
上負であるならばプルアツプ及びプルダウントラ
ンジスタのコレクタ−エミツタ電圧がその値を越
えることがあり得るからである。この問題を克服
するために、トランジスタ及びツエナーダイオー
ドのような付加的能動素子をプルアツプ及びプル
ダウントランジスタと直列に挿入して、このよう
な素子がない場合にプルアツプ及びプルダウント
ランジスタに加えられてこれらを降伏させるよう
なコレクタ−エミツタ過電圧の幾分かを「吸収」
することが行われている。ツエナーダイオード電
圧降下及びコレクタ−エミツタ電圧降下は共にプ
ルアツプ及びプルダウントランジスタと直列関係
に与えられて、プツシユプル出力回路に高電源電
圧が加えられた場合に生じる降伏を避ける。この
ような付加的回路を設けることは回路の設計を複
雑にして回路を高価なものにし、しばしばその速
度を減小し、その電力消費を増大し、且つ十分な
出力信号レベルを得るのに必要とされる「空き
高」を減小する。モノリシツク集積回路の回路設
計者の直面する別の制約は、ピン又はリードの数
が限られている経済的なパツケージにチツプを収
容しなければならないことである。モノリシツク
DACに対しては、これのある種の実用的な応用
例において要求されることがあるように、ビツト
電流の精密な調整を行うために、分圧計のような
外部構成部品の接続を行えるようにすることがし
ばしば望まれる。モノリシツク集積回路に大きい
内部フイルタ用コンデンサを設けるには大量のチ
ツプ面積が集積回路コンデンサのために必要とさ
れるゆえ実用的ではないので、雑音信号のフイル
タリングを行うためには外部コンデンサを取り付
けることも又望ましいであろう。

それゆえ、できるだけ複雑でない回路により、
広範囲の電源電圧にわたつて指定の高速度で動作
することを可能にし、しかも最小限のモノリシツ
クチツプ面積でそれを可能にする、各善された回
路設計技術及び構造に対する継続的な必要性があ
ることがわかる。

高い大きさ及び低い大きさの電源電圧で動作す
ることができ、且つ正及び／又は負の電源電圧の
大きさが低いときに最高の可能な信号電圧レベル
で発生するために最小の「空き高」で動作するこ
とができる改良形増幅器出力構造に対する特別な
必要性がある。

モノリシツク回路設計者の常に直面する別の主
な問題は、前述の諸要件を満足するだけでなく又
これを広範囲の温度にわたつて満足する回路設計
を提供することの要求によつて産出される複雑さ
である。

従来のDACは比較的大きい負の電源電圧を持
つており、この電圧で、ビツト電流を決定する精
密抵抗における電圧を発生し、且つ又ビツト電流
を選択的に加え合わせる電流スイツチを動作させ
てデイジタル入力に応答してアナログ出力電流を
発生している。ある従来のDACは約７ボルトの
降伏電圧を持つたツエナーダイオードを使用して
TTL入力レベルをビツト電流スイツチの制御の
ために必要とされるよう低い電圧レベルに移動さ
せている。この技術は、負電源電圧が大きさにお
いてツエナーダイオード降伏電圧よりもかなり大
きくない場合には使用することができない。抵抗
によるレベル移動技術は、種々の目的のために用
いられてきたけれども、多分、スイツチング速度
の損失、及び製造過程で生じる変化による電圧レ
ベル移動の不十分な制御のために、恒常的電圧レ
ベル移動がモノリシツク集積回路において必要と
される場合には用いられていない。

発明の要約 本発明の目的は、DACのビツト電流スイツチ
を駆動するための改良した低電圧でTTL適合性
のレベル移動回路であつて、製断過程変動、電源
電圧変動及び動作温度変化に対し敏感でないその
ようなレベル移動回路を提供することである。

簡単に述べると、本発明の１実施例に依れば、
本発明はTTL適合性の入力レベル移動回路を提
供し、これに含まれるダイオードは、そのカソー
ドがデイジタル−アナログ変換器のデイジタル入
力端子に接続されそのアノードがNPNエミツタ
ホロワトランジスタの入力に接続され、そしてそ
のアノードはプルアツプ抵抗によつて第１基準電
圧に接続されている。レベル移動抵抗はNPNエ
ミツタホロワトランジスタのエミツタと補償電流
源回路との間に接続されており、その補償電流源
回路は、製造過程パラメータの変動及び動作温度
の変動にかかわらずレベル移動抵抗を通る電流に
そのレベル移動抵抗において実質上一定の電圧降
下を発生させる。このレベル移動抵抗の低電圧側
端子はエミツタ結合NPNトランジスタ対の内の
一方のトランジスタのベースに接続されている。
このエミツタ結合対の他方のトランジスタのベー
スは第２基準電圧に接続されている。エミツタ結
合NPNトランジスタ対は、ビツト電流を、デイ
ジタル入力レベルが低レベルのとき出力電流加合
せ点へそしてそのデイジタル入力レベルが高レベ
ルのときは接地導線へ切換える。

発明の説明 第１図及び第２図について述べると、デイジタ
ル−アナログ変換器１は入力端子２のような複数
のデイジタル入力端子を備えており、これは回路
３Ａのような複数の個別の「ビツト回路」に接続
されている。例えば、DAC（Ｄ−Ａ変換器）１が
16ビツトである場合には３Ａのような16の「ビツ
ト回路」と入力端子２のような16の個別のデイジ
タル入力端子が存在する。第１図においてはただ
１つのビツト回路３Ａが詳細に記載されている。
ビツト回路３Ａは既述のDAC１における最上位
のビツトのものである。３Ｂのような残りのビツ
ト回路は、ビツト回路３Ａに本質的には類似であ
るが、但し、後に説明される「ビツト電流調整回
路」に必ずしも接続されていない。通常のＲ−
2Rはしご形抵抗回路網による適当な二進ビツト
電流規準化は普通のことであるので、図示されて
いない。

ビツト回路３Ａは−V_CC（負電源電圧導線）と
導線１１との間に接続された精密抵抗１２を備え
ている。導線１１はNPN「電流源」トランジスタ
１０のエミツタに接続されている。各ビツト回路
の電流源トランジスタ１０のベースは導線１３に
接続されており、これは温度補償バイアス電圧
V_B2を発生する。各ビツト回路の電流源トランジ
スタ１０のコレクタは導線９に接続されており、
そしてこれは「エミツタ結合対」を構成している
二つのNPNトランジスタのエミツタに接続され
ている。トランジスタ５及び６はビツト電流スイ
ツチとして機能する。ビツト電流スイツチトラン
ジスタ５のコレクタは接地に接続され、且つビツ
ト電流スイツチトランジスタ６のコレクタは電流
加合せ導線２４に接続されている。導線２４Ａは
Ｒ−2Rはしご形抵抗回路における他のビツト電
流を受けるように普通の方法で接続されている。
トランジスタ５のベースは導線８によつて、V_A
により制御される電圧レベルをビツト電流スイツ
チトランジスタ５のベースの適当な動作のために
必要とされるレベルまで低下させるレベル移動回
路に接続されている。各ビツト回路に対して、ビ
ツト電流I_BITは電流源トランジスタ１０によつて
抵抗１２に供給されており、トランジスタ５のベ
ースが高レベルのときには接地に、且つ又トラン
ジスタ５のベースが低電圧のときには電流加合せ
導線２４に切り換えられる。ビツト電流のすべて
のものの和はアナログ出力電流I_OUTである。I_OUT
は第２図に示された高利得差動増幅器７１の負入
力に加えられる。

ビツト電流スイツチング中に非常に重要なこと
は、トランジスタ５及び６の一方がオンの間、そ
の他方が完全にオフとなつていること、並びに、
＋V_CC、−V_CCの±10％変動、及び製造パラメータ
の通常の変動（例えば、ニクロム抵抗パターンの
形成におけるオーバー食刻またはアンダー食刻、
及びニクロム抵抗材料の抵抗率の通常の変動）に
対し、−25℃〜＋125℃の通常動作温度範囲全体に
わたつて、ある程度の対称的なノイズ・マージン
があること、である。

バイアス電圧V_B1は３Ａのような各ビツト回路
のビツト電流スイツチトランジスタ６のベースに
加えられる。導線７に加えられるバイアス電圧
V_B1を与えるために通常の温度追跡バイアス回路
を設けることは技術に通じた者によつて容易に行
われ得る。

各ビツト回路には、ダイオード１５、プルアツ
プ抵抗１７、NPNエミツタホロワトランジスタ
１８、レベル移動抵抗１９、及び温度補償形電流
源回路３１からなる入力レベル移動回路がある。

TTL適合性の入力電圧V_Aはダイオード接続の
NPNダイオード１５のエミツタに加えられ、そ
してこのトランジスタのコレクタ及びベースは導
線１６によつてプルアツプ抵抗１７及びNPNト
ランジスタ１８に接続されている。抵抗１７の上
方端子は適当な基準電圧V_REF1に接続されている。
トランジスタ１８のコレクタは＋V_CCに接続さ
れ、且つそれのエミツタはニクロム抵抗１９によ
つて導線８に接続されている。導線８は電流源３
１のNPNトランジスタ２０のコレクタに接続さ
れている。

電流源回路３１は、それだけで、通常形式の
NPN電流鏡映（鏡面対称）回路の一方の出力で
あり、この電流鏡映回路は、それぞれエミツタ抵
抗２１，２８及び２９を持つたNPNトランジス
タ２０，２３及び２７からなつている。トランジ
スタ２０及び２７のベースはトランジスタ２３の
エミツタに接続され、そしてこのトランジスタの
ベースは導線３０によつてトランジスタ２７のコ
レクタに接続されている。トランジスタ２７のコ
レクタに供給される電流はトランジスタ２０のコ
レクタにおける、且つ又図示されていない他のビ
ツト回路の２０のようなトランジスタにおける電
流I_LSを決定する。トランジスタ２７におけるこ
の電流は別個のPNP電流鏡映回路３２によつて
決定される。PNP電流鏡映回路３２はPNPトラ
ンジスタ３３及び３４を備えており、これらのベ
ースがPNPトランジスタ３７のエミツタに接続
されている。トランジスタ３７のベースはPNP
トランジスタ３４のコレクタに接続されている。
トランジスタ３３及び３４のエミツタはエミツタ
抵抗３５及び３６によつて＋V_CCに接続されてい
る。トランジスタ３４、従つてトランジスタ３
３、及び電流鏡映回路３１のトランジスタ２７を
通る電流は、レベル移動回路１４の前述のニクロ
ム抵抗１９の形状及び構造に比率整合する精密ニ
クロム抵抗４０によつて決定される。抵抗４０は
NPNトランジスタ３８のエミツタと−V_CCとの
間に接続されている。トランジスタ３８のコレク
タはそれぞれPNPトランジスタ３４及び３７の
コレクタ及びベースに接続されている。

尚、V_REF1とV_B1の値、レベル移動抵抗１９の抵
抗値、及びレベル移動用電流I_LSの値は、その選
択により、トランジスタ１０の飽和を防止するの
に十分な「空き高」を確保し、また、V_Aが最大
「低」論理レベルと最小「高」論理レベルとの中
間の遷移点にあるときにトランジスタ５及び６が
ビツト電流I_BITの内の等しい量を通すよう確保し
ている。

トランジスタ３８のベースは導線３９によつて
ツエナーダイオード６５のカソードに接続されて
おり、このツエナーダイオードは電圧基準回路６
３に含まれており、この回路においては電流源６
８が温度補償用ダイオード６４及び６６並びに正
の温度係数のツエナーダイオード６５からなる一
連の構成部品にバイアスを与える。

導線３９は又NPNトランジスタ４２のベース
に接続されており、このトランジスタにはこれの
エミツタと−V_CCとの間にニクロム抵抗４１が接
続されている。ニクロム抵抗４１は第２図に関連
して後で説明される抵抗９７に比率整合させられ
ている。トランジスタ４２のコレクタは第２の
PNP電流鏡映回路４２に接続されているが、こ
の回路４５は本質的にはPNP電流鏡映回路３２
に類似しており、PNPトランジスタ４３及び４
４を備えていて、これらのベースがPNPトラン
ジスタ４６のエミツタに接続され、そしてトラン
ジスタ４６のベースはトランジスタ４２及び４３
のコレクタに接続されている。トランジスタ４３
及び４４のエミツタはそれぞれ抵抗１０２及び１
０１によつて＋V_CCに結合されている。トランジ
スタ４４のコレクタは導線２５によつて第２図に
関連して後で説明されるバイアス制御回路７０に
接続されている。

第１図は又、導線１３上に前述のバイアス電圧
V_B2を発生し且つ又DAC１のビツト回路の一つ
（又は二つ以上）の精密ビツト電流調整を実施す
るための、符号７８で示された回路を備えてい
る。回路７８にはNPNエミツタホロワトランジ
スタ６２があつて、これのベースが基準電圧導線
６７に接続され且つそれのエミツタが500オーム
抵抗６１によつて導線４９に結合されている。導
線４９は6.15キロオーム抵抗５９によつて導線６
０に接続されており、且つ導線６０は3.35キロオ
ーム抵抗５８によつて導線５７に接続されてい
る。導線５７はV_BE増倍器回路５３によつて−
V_CCに接続されている。V_BE増倍器回路５３には
NPNトランジスタ５４があつて、これのエミツ
タは−V_CCに接続され、それのベースは抵抗５６
によつて−V_CCに接続され且つ又抵抗５５によつ
てそれのコレクタに接続されている。トランジス
タ５４のコレクタは又導線５７に接続されてい
る。

導線６０はNPNトランジスタ５１のベースに
接続され、そしてこのトランジスタのエミツタは
抵抗５２によつて−V_CCに接続されている。トラ
ンジスタ５１のエミツタは又V_B2導線１３に接続
されている。

導線４９は外付けフイルタコンデンサ５０を通
して−V_CCに接続されている。導線４９は又外付
け分圧計４８によつて−V_CCに結合されている。
分圧計４８には抵抗４７によつて導線１１に接続
された可変抵抗端子４８Ａがある。

今度は第２図について述べると、前述の差動増
幅器７１はその正入力が接地に接続されている。
それの出力は符号６９にによつて示されたプツシ
ユプル単一利得出力段に接続されている。増幅器
７１の回路構成は全く通常のものであつて、技術
に通じた者によつて容易に準備され得る。増幅器
７１を実現するためには種々の典型的な低電力高
利得差動増幅器回路を利用することができる。

増幅器７１の出力はPNPトランジスタ７２の
ベースに接続され、そしてこのトランジスタのエ
ミツタは導線７３に接続され、且つそれのコレク
タは導線８９によつてNPNプルダウントランジ
スタ８７に接続され且つ又抵抗９０によつて−
V_CCに接続されている。プルダウントランジスタ
８７のエミツタは抵抗８８によつて−V_CCに接続
されている。

導線７３はPNP電流源トランジスタ７４のコ
レクタに接続され、そしてそれのエミツタはエミ
ツタ抵抗７４Ａによつて＋V_CCに接続されてい
る。導線７３は又NPNプルアツプトランジスタ
８０のベースに接続され、そしてそれのコレクタ
は＋V_CCに接続されている。PNPトランジスタ７
２はNPNプルアツプトランジスタ８０のベース
を駆動するエミツタホロワとして作用する。プル
アツプトランジスタ８０のエミツタは24オーム抵
抗８１によつて出力導線８２に接続されており、
この導線上には出力電圧V_OUTが発生される。外
部負荷抵抗R_Lは符号８３で示されていて、導線
８２を接地に結合している。帰還抵抗８６は、値
R_Fを持つていて、出力導線８２と導線２４との
間に結合されている。

２キロオーム抵抗８４はプルアツプトランジス
タ８０のベースと出力導線８２との間に接続され
ている。ダイオード８５のアノードは導線８２に
接続され且つそれのカソードは導線７３に接続さ
れている。

温度補償形バイアス電流I_BIASは、特定の温度で
一定であつて、PNP電流鏡映トランジスタ７４
のコレクタに発生される。トランジスタ７４はベ
ースがPNPトランジスタ７５のベースとPNPト
ランジスタ７７のエミツタとに接続されている。
トランジスタ７４のエミツタは抵抗７４Ａによつ
て＋V_CCに接続されている。トランジスタ７５の
エミツタに抵抗７６によつて＋V_CCに接続され、
且つトランジスタ７５のコレクタは導線７９によ
つてトランジスタ７７のベースと、NPNトラン
ジスタ９２のコレクタとに接続されている。トラ
ンジスタ７４，７５及び７７はPNP電流鏡映回
路を形成しており、これの電流はNPNトランジ
スタ９３，９５及び９６からなる回路部と、第１
図に示された電流鏡映回路４５とによつて制御さ
れる。トランジスタ７４のエミツタ面積はトラン
ジスタ７５のそれの２倍であるので、I_BIAS／２に
等しい電流が（トランジスタ９３及び抵抗９４に
よつて）トランジスタ７５のコレクタに流れるよ
うにされ、且つ又その２倍の電流、すなわち
I_BIAS、がトランジスタ７４のコレクタに流れるよ
うにされる。抵抗９７は導線２５と９８との間に
接続されている。

NPNトランジスタ９２のベースは接地に接続
され、且つそれのエミツタはトランジスタ９３の
コレクタに接続されている。トランジスタ９３の
エミツタは抵抗９４によつて−V_CCに結合されて
いる。トランジスタ９３のベースは導線２５によ
つてダイオード接続のNPNトランジスタ９５の
コレクタ及びベースに接続されている。ダイオー
ド接続のトランジスタ９６はコレクタ及びベース
がトランジスタ９５のエミツタに接続され且つエ
ミツタが導線９８に接続されている。48オーム抵
抗９９は導線９８と−V_CCとの間に接続されてい
る。

第１図及び第２図の回路に示された種々の構成
部品の例示的値は表１に示されている。

表 １構成部品 値 抵抗１７MSBに対しては10キロオーム、他
のビツトに対しては20キロオーム 抵抗１９二つのMSBに対しては4.25キロオ
ーム 他のビツトに対しては8.7
キロオーム 抵抗２１ 1.6キロオーム 抵抗２８ ５キロオーム 抵抗２９ 1.6キロオーム 抵抗３５ 925オーム 抵抗３６ 800オーム 抵抗４０ 27キロオーム 抵抗４１ 27キロオーム 抵抗５５ 13.4キロオーム 抵抗５６ 5.4キロオーム 抵抗５８ 3.35キロオーム 抵抗５９ 6.15キロオーム 抵抗６１ 500オーム 抵抗７４Ａ 250オーム 抵抗７６ 500オーム 抵抗８１ 24オーム 抵抗８４ ２キロオーム 抵抗８６ ５キロオーム 抵抗８８ 24オーム 抵抗９０ ２キロオーム 抵孔９４ 1.65キロオーム 抵抗９７ ９キロオーム 抵抗９９ 48オーム コンデンサ５０ 0.1マイクロフアラド 次に、第２図のプツシユプル出力段６９の動作
を説明しよう。プツシユプル出力段６９の理解に
当つては、第１図及び第２図の回路概略図によつ
て表されたモノリシツクDAC１は各NPNトラン
ジスタの「正常」コレクタ−エミツタ降伏電圧
BV_CEOがほぼ18ボルトないし22ボルトである「標
準」モノリシツクバイポーラ集積回路製造方法で
処理されるべきであることを理解することが重要
である。種々の抵抗は、例えば、各NPNトラン
ジスタのベース領域が形成されるのと同じ操作の
期間中に形成された薄膜ニクロム抵抗又は拡散Ｐ
形抵抗でよい。

NPNプルアツプトランジスタ８０は、NPNプ
ルダウントランジスタ８７がV_OUTを−V_CCに近づ
く電圧に引き寄せたときにトランジスタ８０に加
えられるであろうような余分のコレクタ−エミツ
タ電圧の幾らかを吸収するであろうような他の回
路部に直列に接続されないで、＋V_CCに直接その
コレクタが接続されているので、その結果生じる
V_OUTと＋V_CCとの差は正常なコレクタ−エミツタ
降伏電圧を越える。

ここで用いられたように、NPNトランジスタ
の「正常」又は「オン」コレクタ−エミツタ降伏
電圧の用語は、そのトランジスタが「オン」であ
ると考えられ、例えば少なくとも0.1ミリアンペ
アの認め得るコレクタ電流を流しているときのコ
レクタ−エミツタ降伏電圧を意味する。

この発明の重要な態様によれば、NPNプルダ
ウントランジスタ８７はエミツタが小抵抗値（24
オーム）抵抗８８によつて−V_CCに結合され、且
つコレクタが、プルアツプトランジスタ８０が
V_OUTを＋V_CCに近づく値に引き寄せる場合に加え
られるような余分のコレクタ−エミツタ過電圧を
吸収するであろうように付加的回路部によらない
で、出力導線８２に直接接続されているので、そ
の結果生じるV_OUTと−V_CCとの差はプルダウント
ランジスタ８７の「正常」コレクタ−エミツタ降
伏電圧を越える。

技術に通じた者は察知することであろうが、約
50マイクロアンペアより大きいコレクタ電流を持
つたNPNトランジスタにおいては、コレクタ−
ベース空乏領域に生じる衝突電離のために電子雪
崩現象が起きて、８０又は８７のようなNPNト
ランジスタの降伏電圧を著しく減小させることが
ある。

コレクタ−エミツタ降伏電圧がコレクタ電流及
びベース電流と共に変化する様子を第４図につい
て述べようと思うが、これの理解は第２図のプツ
シユプル出力段の動作を理解するのに役立つから
である。今度は第４図を見ると、プルアツプトラ
ンジスタ８０のような代表的なNPNトランジス
タのI_C（コレクタ電流）対V_CE（コレクタ−エミツ
タ電圧）特性が示されている。曲線Ａはプルアツ
プトランジスタ８０（又はプルダウントランジス
タ８７）のBV_CEO（ベース開放時のコレクタ−エ
ミツタ降伏電圧）特性を示している。数マイクロ
アンペアを越えるコレクタ電流に対してはBV_CEO
は約20ボルトである。曲線ＢはBV_CES（ベースを
エミツタに短絡させたときのコレクタ−エミツタ
降伏電圧）特性を示している。数マイクロアンペ
アを越えるコレクタ電流においてはBV_CESは約56
ボルトである。技術に通じた者は知つていること
であるが、逆コレクタ−ベース接合部漏れ電流が
トランジスタのベース領域に流れ込んでトランジ
スタの電流利得「ベータ」で増倍されて、（数百
倍の倍率で）著しく増幅されたコレクタ電流が生
じて、これにより約20ボルトのコレクタ−エミツ
タ電圧で衝突電離が発生されるので、BV_CEOは
BV_CESよりはるかに低い。このために急速な電子
雪崩降伏が生じて、これによりしばしばトランジ
スタの破壊及び／又はその他の有害な影響が生じ
る。

曲線Ｃ、Ｄ、Ｅ及びＦは、通常の特性試験器に
よつて試験されたときの、順次低くなつているベ
ースへの定電流駆動値及び２キロオームの抵抗に
よるBV_CER（２キロオーム抵抗をベースとエミツ
タとの間に接続したときのコレクタ−エミツタ降
伏電圧）を示している。

第２図の抵抗８４及び９０はそれゆえ、プルア
ツプトランジスタ８０及びプルダウントランジス
タ８７がオフであるときのそれらのトランジスタ
のコレクタ−エミツタ降伏電圧にそれぞれ影響を
与える。プルアツプトランジスタ８０又はプルダ
ウントランジスタ８７をこれらの他方のものが高
出力電流を供給している又は引き込んでいるとき
にはほとんどオフにすることは、第４図の曲線Ａ
によつて証明されているように、必ずしもそのコ
レクタ−エミツタ降伏電圧を増大させないことが
わかる。トランジスタをオフ又は実質上オフにす
ることの外に、第４図の曲線Ｆで示されたよう
に、コレクタ−エミツタ降吠電圧をBV_CESの方へ
増大させるためにベータ増倍を防ぐようにベース
からコレクタ−ベース漏れ電流を分流するための
経路が設けられなケればならない。この背景に従
つて、この発明のプツシユプル回路の動作は進行
する。

アナログ加算接合部電流又はDAC出力電流I_OUT
が零である零入力動作状態下ではV_OUTは零ボル
トである。次に、室温動作を仮定して、I_BIASは約
0.7ミリアンペアである。R_Lを通る電流は零であ
る。プルアツプトランジスタ８０を通る電流I₄は
約0.5ミリアンペアであり且つ抵抗８４を通る電
流は約0.35ミリアンペアである。それゆえ、プル
ダウントランジスタ８７における電流I₇（I₃及びI₄
の和）は約0.85ミリアンペアである。I₃は約0.35
ミリアンペアであるので、I₂も又約0.35ミリアン
ペアである。（ベース電流はすべて無視できるも
のと仮定されている。）従つて、I₆も又約0.35ミ
リアンペアである。

出力状態の動作の数例が次に与えられる。

まず、アナログ電流I_OUT（導線２４）が十分に
大きい値を持つていてV_OUTが＋10ボルトに駆動
される場合には、R_L（R_L＝５キロオーム）を流れ
る電流は零の静止値から約２ミリアンペアに増大
される。R_Fを流れる電流I₉は１ミリアンペアであ
る。それでI_OHは３ミリアンペアである。我々の
コンピユータ・シミユレーシヨンの結果による
と、電流I₄は約2.6ミリアンペアである。それで、
I₃、従つてI₁は、抵抗８１の両端間の電圧降下及
びトランジスタ８０のV_BEの和における増大並び
に抵抗８４の両端間の電圧降下におけるほぼ同等
の増大のために約0.4ミリアンペアに増大される。
このためにI₂、従つてI₆は、I_BIASが出力電流の変
化に対して一定であるので、約0.3ミリアンペア
に減小し、従つてトランジスタ８７のベースと−
V_CCとの間の電圧が約0.6ボルトに減小し、このた
めにプルダウントランジスタ８７はほとんどオフ
になる。それゆえ、抵抗８１及びプルアツプトラ
ンジスタ８０のエミツタを通る帰還はプルアツプ
トランジスタ８０によつて供給される出力電流の
増大に応答してI₂の減小を生じさせて、プルダウ
ントランジスタ８７を実質上オフにする。I₂にお
けるこの減小は抵抗９０における十分低い電圧を
生じることになり、従つて低抵抗（２キロオー
ム）分路抵抗９０における電圧降下のためにコレ
クタ−ベース逆漏れ電流がプルダウントランジス
タ８７のベースから流れ出て、第４図に関して上
に説明されたように、そのコレクタ−エミツタ降
伏電圧を相当に増大させる。我々のコンピユー
タ・シミユレーシヨンによると、このために約
0.2マイクロアンペアの電流がプルダウントラン
ジスタ８７を流れることになつて、これの降伏電
圧を著しく増大させる。

第２の例として、ＲＬを５キロオームから無限
大に増大し、且つV_OUTを＋10ボルトにし、＋V_CC
を＋15ボルトにし、−V_CCを−15ボルトにした場
合には、我々のシミユレーシヨンによると、電流
I₄は約0.65ミリアンペアであり、I₃、従つてI₁は
0.35ミリアンペアの静止値から極めてわずかに増
大され、且つI₂は静止値からわずかに減小され
た。（プルダウントランジスタ８７を通るI₇の
「最悪の場合」又は最高値はR_Lが無限のときに生
じる。）そのために、プルダウントランジスタ８
７のベースにおいては順バイアス電圧が減小する
ことになつて、減小したI₇の値は約20マイクロア
ンペアになる。I₇のこの最悪値は、前の例に比べ
て電流I₇の値が高いにもかかわらず、（第４図に
従つて）プルダウントランジスタ８７に加えられ
る25ボルトのコレクタ−エミツタ電圧を十分に越
えてプルダウントランジスタ８７のコレクタ−エ
ミツタ降伏電圧を増大させる。

第３の例として、I_OUTの入力値がプルダウント
ランジスタ８７をオンにしてV_OUTを−10ボルト
に引き下げる結果になつているものと仮定する。
これによりプルアツプトランジスタ８０には25ボ
ルトのコレクタ−エミツタ電圧が生じる。R_Lを
通つて接地から導線８２に流れる電流は静止値か
ら約２ミリアンペアに増大させる。導線２４から
抵抗R_Fを通つて導線８２に流れる電流は約１ミ
リアンペアである。プルダウントランジスタ８７
を通る電流I₇（I₃＋I_OL）は約3.3ミリアンペアであ
る。プルダウントランジスタ８７により引き出さ
れた出力電流のこの増大のために、抵抗８８にお
ける電圧の増大及び抵抗９０におけるほぼ等しい
電圧の増大の形態による帰還が生じて、I₂が増大
し、これに対応してI₁が減小することになる。更
に詳しくは、I₂は約0.4ミリアンペアに増大され
て、I₁、従つてI₃は約0.3ミリアンペアに減小され
ることになる。このためにプルアツプトランジス
タ８０のベースと導線８２との間の電圧は約0.6
ボルトに減小する。我々のシミユレーシヨンによ
ると、このためにプルアツプトランジスタ８０に
約0.5マイクロアンペアの電流が生じて、それの
コレクタ−エミツタ降吠電圧はV_OUTの現在値に
おいてそれに加えられている25ボルトのコレクタ
−エミツタ電圧をはるかに越えて増大する。

更なる例として、負荷抵抗R_Lが５キロオーム
から無限大に増大された場合には、我々のシミユ
レーシヨンによると、I₇は約1.35ミリアンペアに
なる。R_Fを通る帰還電流はやはり１ミリアンペ
アである。I₂は0.35ミリアンペアの静止値よりわ
ずかに上に増大して、I₁、従つてI₃を約0.35ミリ
アンペアの静止値よりわずかに下に減小させる。
抵抗８４における電圧の増大によりI₄は約40マイ
クロアンペアに増大する。この状態においては、
プルアツプトランジスタ８０のコレクタ−エミツ
タ降伏電圧はやはりそれに加えられる25ボルトを
十分に越えている。

次に、動作温度の増大が出力段６９の前述の動
作にどのように影響するかを考察することが必要
である。動作温度が増大すると各トランジスタの
エミツタ−ベース電圧が減小する。例えば、静止
（零入力）状態下で、温度が室温から、例えばＣ
目盛＋125度に増大すると、プルアツプトランジ
スタ８０のV_BEは約200ミリボルト減小する。そ
れゆえ、I_BIASを十分に減小させて、プルアツプト
ランジスタ８０及びプルダウントランジスタ８７
において室温におけるとほぼ同じ静止電流を維持
するようにしなければならない。

温度が増大したときのプルアツプトランジスタ
８０及びプルダウントランジスタ８７における静
止電流の激烈な増大を避けるために、第２図に示
された回路は、該して第３図に示された図表に従
つて、温度の増大と共にI_BIASを減小させる。トラ
ンジスタ７４及び７５からなるPNP電流鏡映回
路はPNPトランジスタ７５に流れる電流を２倍
にする。第２図の回路７０が温度の増大と共に
I_BIASを減小させる様子は、まず、NPNトランジ
スタ９２が自由選択のものであつて、必要なら
ば、トランジスタ９３を過大なコレクタ−エミツ
タ電圧から保護するという機能を果たすだけであ
るということを了解することによつて理解するこ
とができる。トランジスタ９３及び９５のエミツ
タの幾何学的形状は、NPNトランジスタ９３の
エミツタにおける電圧がＣ目盛−25ないし＋125
度の動作温度範囲にわたつてダイオード接続のト
ランジスタ９５のエミツタにおける電圧に実質上
等しくなるように適当に定められている。従つ
て、ダイオード接続トランジスタ９６における電
圧降下に抵抗９９における小さい電圧降下を加え
たものは抵抗９４における電圧降下に実質上等し
い。

次に、第１図の電源鏡映回路４５が導線２５を
通る実質上一定の電流を与え、この電流がダイオ
ード接続のトランジスタ９５及び９６からなる経
路と抵抗９７からなる経路との間で分かれている
ことを理解することが重要である。温度が増大す
るにつれて、ダイオード接続のトランジスタ９５
及び９６のエミツタ−ベース電圧は減小する。こ
の減小は抵抗９４における電圧の減小を生じるこ
とになり、従つてI_BIAS／２を減小させる。第３図
における上方の曲線Ａは抵抗９７が省略された場
合におけるI_BIAS／２の減小を定量的に図示してお
り、曲線Ａは温度の減小するときのI_BIAS／２にお
ける比較的直線的な減小を示している。我々の回
路動作のシミユレーシヨンによれば、この減小率
はプルアツプトランジスタ８０及びプルダウント
ランジスタ８７に一定の静止電流を維持するのに
は十分でない。抵抗９７を加えたことの効果は第
２図の曲線Ｂによつて示されたように、温度の増
大と共にI_BIAS／２の減小率を加速させることであ
る。抵抗９７は導線２５からの電流の一部分をダ
イオード接続のトランジスタ９５及び９６から分
路させてこれらにおける電流密度を低下させる。

この電流密度の減小は温度に対するトランジス
タ９５及び９６におけるV_BE変化率を増大させ
る。この結果、温度が増大するときの抵抗９４に
おける電圧、従つてI_BIAS／２における減小率が大
きくなる。

そこで、バイアス電流回路７０の最終的効果
は、I_BIASを温度の増大と共に十分に低くして、大
きい出力電流を供給し又は引き取つている出力ト
ランジスタ（８０又は８７）及びこれの関連抵抗
（８４又は９０によつて導かれる電流I₁又はI₂を
十分に大きくし、他方の出力トランジスタ及びこ
れの関連抵抗（８４又は９０）を「飢えさせ」
て、この飢えた出力トランジスタのコレクタ−ベ
ース逆漏れ電流がこの出力トランジスタのベース
から側路へ出るようにすることである。これによ
りその飢えた出力トランジスタのコレクタ−エミ
ツタ降伏電圧はそのBV_CEOから、第４図について
の先の説明に従つて、抵抗８４又は９０の値によ
つて決まるはるかに高い値に上昇する。48オーム
抵抗９９は処理及び温度変化に対して24オーム抵
抗８１及び８８と比率整合させられている。抵抗
９４に処理及び温度変化に対して抵抗８４及び９
０と比率整合させられている。第１図のPNP電
流鏡映回路４５によつて導線２５に供給される電
流の量はI_BIAS／２、従つてI_BIASを制御する。

それゆえ、実質上一定の電流をダイオード接続
のトランジスタ９６及び48オーム抵抗９９に無理
に流すことによつて、抵抗９４における電圧、従
つて電流が制御され、これにより温度依存性の電
流I_BIAS／２が抵抗９４に流れる。PNP電流鏡映
回路７４，７５はこの電流を２倍にしてI_BIASを生
じさせ、そして次にこれは電流I₁及びI₂に分割さ
れて、抵抗８４及び９０に流れる比例した温度依
存性の電流を与える。技術に通じた者は理解する
ことであろうが、これらの電流によつて発生され
た電圧によつて、トランジスタ８０及び抵抗８１
が実質上一定の、比較的温度に依存しない電流I₄
を発生し、且つトランジスタ８７及び抵抗８８が
実質上一定の、比較的温度に依存しない電流I₇を
発生する。類似の動作は非静止状態下でも起こ
り、高温又は低温において、出力電流を供給し又
は引き取つていない出力トランジスタにおけるコ
レクタ電流は非常に低いのでそれのコレクタ−エ
ミツタ降伏電圧は安全な値に上昇させられる。

今度は第１図のレベル移動回路１４の動作を説
明する。導線２に加えられるV_Aの低TTLレベル
はダイオード接続のトランジスタ１５のエミツタ
−ベース電圧によつて高くされて、エミツタホロ
ワトランジスタ１８のベースに加えられるが、こ
のトランジスタのエミツタは実質上V_Aボルトに
なつている。レベル移動抵抗１９は、抵抗４１に
比率整合させられていて、約２ボルトの電圧移動
を発生し、且つこの移動した低TTL入力電圧を
ビツト電流スイツチトランジスタ５のベースに加
える。V_Aが「高」であるならば、V_REF1がトラン
ジスタ１８のベースに加えられ（ダイオード１５
がオフにされるため）、そしてV_REF1のレベルが抵
抗１９によつて移動される。−4.75ボルトのよう
な小さい−V_CCの値が与えられた場合、V_B1及び
V_B2の値における制約を考えると、問題はレベル
移動抵抗１９における電圧降下をＣ目盛−25度か
ら＋125度までの温度変化及び正常範囲の製造上
のパラメータ変化に対してレベル移動抵抗１９に
おける電圧低下を実質上一定に保つ方法である。
製造上のパラメータ変化及び温度変化に対するこ
の補償を達成することができないならば、回路１
４のレベル移動技術を低電圧DACに使用するこ
とは実用的でない。

V_Aの代表的な特定の最大「低」論理レベルは、
ほぼ0.7ボルトであり、そして、V_Aの特定の最小
「高」論理レベルは、代表的には2.4ボルトであ
る。理解されるように、ほぼ2.8ボルトの調整さ
れた基準電圧V_REF1を用いることにより、ビツト
電流スイツチングが、V_Aの「高」論理レベルの
特定の値（この値がダイオード１５を逆バイアス
するのに十分な高さである限り）に無関係にな
り、また、そのビツト電流スイツチング時の＋
V_CCにおける変動の影響が除かれる。また、−V_CC
の変動も、−V_CCを導線３９の温度補償した電圧
の基準とし、またこの−V_CCを抵抗４０に発生さ
れる電流の基準とし、更にこの−V_CCを電流鏡映
回路３１の基準とすることにより、実質上除去さ
れる。

電流I_LS（すなわち、レベル移動電流）を変えて
抵抗１９における電圧低下を実質上一定に保つ方
法は、入力電流がトランジスタ３８、抵抗４０、
及び導線３９上の基準電圧によつて決定される
PNP電流鏡映回路３２によつてNPN電流鏡映回
路３１を駆動することである。

技術に通じた者は理解することであろうが、レ
ベル移動抵抗１９は、これが形成される種々のニ
クロム食刻工程における変化のために且つ又抵抗
１９の抵抗率を規定する種々のパラメータにおけ
る変化のために、それの抵抗値の変化を有するこ
とがある。従つて、抵抗１９に比率整合しており
且つこれと同じ幅及び端子構造を持つた抵抗４０
を利用してPNP電流鏡映回路３２を通る電流を
発生させ、抵抗１９の抵抗値における製造工程で
ひき起こされた任意の変化が、PNP電流鏡映回
路３２に対する抵抗４０によつて発生された電流
における、従つて又NPN電流鏡映回路３１にお
ける、従つてI_LSにおける対応する変化によつて
整合させられるようにする。

抵抗４０は、抵抗１９と同じ材料からなり、ま
たそれらは、抵抗の幅及び端子構造に関して互い
に整合されているので、抵抗４０に対しその温度
変化により生ずる影響と同一の影響が抵抗１９に
も比例的に発生する。これは、電流I_LSを、続け
て接続したPNP電流鏡映回路３２及びNPN電流
鏡映回路３１を介して抵抗４０の電流から得るた
めであり、これにより、抵抗４０の抵抗率のある
大きさの減少の結果として抵抗１９の抵抗率にそ
れと同じ大きさの減少が生じ、従つて、抵抗４０
を流れる制御電流の量にある増加が生じると共に
それに比例した増加がI_LSにも生じる。これによ
り、レベル移動抵抗１９の両端の電圧が一定に維
持される。抵抗４０の値は、抵抗１９の値よりも
かなり大きく、抵抗４０を流れる電流は、受け入
れられる限り小さくされている。ツエナー・ダイ
オード６３の6.3ボルトのツエナー電圧全体が、
抵抗４０の両端に現れ、従つて、もし抵抗４０が
レベル移動抵抗１９と同じ抵抗値であるとした
ら、受け入れ難い程大きな電流が抵抗４０、トラ
ンジスタ３８，３４、及び抵抗３６を流れてしま
うことになる。電流鏡映回路３２及び３１は、抵
抗１９及び４０の抵抗値のその比率を相殺するよ
うな比率にされている。

外付け分圧計４８によつてビツト電流I_BITを調
整できるようにするために、第１図の回路７８は
電流I_ADJを温度変化又は＋V_CC又は−V_CCの変化に
対して実質上一定にする。この回路の設計の際に
遭遇する問題はどのようにしてこれを実現し、且
つ又DAC１が収容されているパツケージの一つ
のリード線だけを用いて導線１３上に非常に低い
雑音のバイアス電圧V_B2を与えるかということで
あつた。導線４９上に発生された電圧は、ダイオ
ード接続のNPNトランジスタ６４，６６のエミ
ツタ−ベース電圧、及びV_BE増倍器５３の負温度
係数並びにツエナーダイオード６５の正温度係数
のために適当に温度補償される。ツエナーダイオ
ード６５は16ビツトDACのような高確度DACに
対しては基準電圧導線６７上に許容不可能なほど
大きい量の雑音を発生するので、基準電圧を用い
て導線１３上に電圧V_BEを発生する前にその雑音
を除去するために外部コンデンサを設けることが
望ましい。

理想的には、外部フイルタコンデンサの接続の
ための最良の高インピーダンス点はエミツタホロ
ワトランジスタ５１のベースの所であろう。その
場合、このエミツタホロワトランジスタ５１のベ
ースと導線６７上の高雑音基準電圧との間の高い
抵抗値（抵抗５９及び６１）はこのフイルタコン
デンサとの組合せにおいて低域RCフイルタを形
成することになろう。

４８のような外付け分圧計を接続するための理
想的な場所は、ベースが導線６７に関係づけられ
ているエミツタホロワトランジスタ（図示せず）
であろう。

不幸にも、この「理想的な」方法は二つのパツ
ケージリード線を必要とする。４８のような外付
け分圧計をエミツタホロワトランジスタ５１（外
部フイルタコンデンサを接続するための理想点）
に取り付けることは導線６０に許容不可能な負荷
を与えることになつて、V_B2における変化が生じ
る。

第１図に示された回路はエミツタホロワトラン
ジスタ６２のエミツタと導線４９との間に500オ
ーム抵抗６１を設けることによつてこれらの矛盾
する要件を有効に解決している。この500オーム
抵抗は外部フイルタコンデンサ５０がエミツタホ
ロワトランジスタ６２の非常に低い抵抗値と共に
動作するのを阻止し、且つほぼ0.1マイクロフア
ラドの値を持つた比較的小さいコンデンサと共に
導線４９上の雑音の有効なフイルタ作用を可能に
する。１メガオーム以上の分圧計４８の抵抗値に
対しては、導線４９上の実効負荷は無視すること
ができる。

これまでこの発明をその特定の実施例に関して
説明してきたが、技術に通じた者はこの発明の精
神及び範囲から外れることなく既述の実施例に
種々変更を行うことができるであろう。例えば、
もし第１図の導線７のV_B1が所定の態様で温度に
関して変化するようにされる場合、レベル移動抵
抗１９における実質上一定のレベル移動はそれと
同じ態様で変化するようにできる。

【図面の簡単な説明】

第１図はこの発明の対象であるデイジタル−ア
ナログ変換器の一部分の概略図である。第２図は
第１図の回路によつて発生されたアナログ加算電
流を受ける出力増幅器の概略図である。第３図は
第２図の回路の動作を説明するのに有効な線図で
ある。第４図はNPNトランジスタのコレクタ−
エミツタ降伏特性をそれのベース及びコレクタ電
流の関数として示した線図である。 これらの図面において、１はＤ−Ａ変換器、３
Ａ，３Ｂはビツト回路、５，６はビツト電流スイ
ツチトランジスタ、１０はNPN電流源トランジ
スタ、１９はレベル移動抵抗、３１は電流源回路
（NPN電流鏡映回路）、３２はPNP電流鏡映回
路、６３は電圧基準回路、６５はツエナ−ダイオ
ード、４５はPNP電流鏡映回路、４８は外付け
分圧計（ビツト電流調整用）、６９はプツシユプ
ル出力段、７０は電流バイアス回路、７１は差動
増幅器、７４，７５，７７はPNP電流鏡映回路
のトランジスタ、８０はNPNプルアツプトラン
ジスタ、８７はNPNプルダウントランジスタを
示す。

Claims (1)

1. 【特許請求の範囲】 １ 第１及び第２の電源電圧（＋Vcc、−Vcc）
   を有する電源にて動作する回路に用いる、低論理
   レベル及び論理レベルを有するデイジタル入力信
   号V_Aのレベルを移動させる入力レベル移動回路
   であつて、 Ａ 前記デイジタル入力信号V_Aを受けるための
   入力端子２と、 Ｂ 前記第１電源電圧と前記第２電源電圧との間
   にあるレベルを有した第１基準電圧V_REF1を発
   生する第１基準電圧端子と、 Ｃ プルアツプ回路１５，１６，１７であつて、 (a) 前記入力端子に接続されたエミツタと、プ
   ルアツプ出力端子１６に接続されたベース
   と、を有しており、かつ第１のベース−エミ
   ツタ接合電圧を有しているダイオード接続の
   プルアツプトランジスタ１５と、及び (b) 前記プルアツプ出力端子と前記第１基準電
   圧端子との間に接続されたプルアツプ抵抗器
   １７と、 を含んでいて、前記プルアツプ出力端子にプル
   アツプ信号を発生するようになつており、前記
   第１基準電圧の前記レベルは、該第１基準電圧
   の値から前記低論理レベルの前記デイジタル入
   力信号を引いた値が前記第１ベース−エミツタ
   接合電圧よりも小さくなく、しかも該第１基準
   電圧の値から前記高論理レベルの前記デイジタ
   ル入力信号を引いた値が前記第１ベース−エミ
   ツタ接合電圧よりも小さくなるようなレベルで
   ある、前記のプルアツプ回路１５，１６，１７
   と、及び Ｄ レベル移動回路部であつて、 (a) 前記プルアツプ出力端子１６に接続された
   ベースと、第１電源電圧端子＋Vccに接続さ
   れたコレクタと、エミツタとを有しており、
   かつ前記第１ベース−エミツタ接合電圧と実
   質上等しい第２のベース−エミツタ接合電圧
   を有しているトランジスタ１８と、 (b) 第１の抵抗値を有しており、かつ前記トラ
   ンジスタ１８のエミツタとレベル移動出力端
   子８との間に接続されたレベル移動抵抗器１
   ９と、及び (c) 前記レベル移動抵抗器の前記第１の抵抗値
   と所定の比の第２の抵抗値をもつ電流制御抵
   抗器４０と、前記レベル移動抵抗器と第２電
   源電圧端子−Vccとの間に接続されたコレク
   タ−エミツタ路をもつ出力トランジスタ２０
   とを有した電流源回路６３，３９，４０，３
   １，３２であつて、該電流源回路は、第２の
   温度補償された基準電圧６３に応答して、前
   記トランジスタ１８の前記コレクタ−エミツ
   タ路と前記レベル移動抵抗器１９と及び前記
   出力トランジスタ２０の前記コレクタ−エミ
   ツタ路とを流れるレベル移動用電流L_LSを発
   生するようになつており、該レベル移動用電
   流が、前記第２温度補償基準電圧６３に比例
   しておりかつ前記電流制御抵抗器の前記第２
   抵抗値と逆比例した大きさを有している、前
   記の電流源回路６３，３９，４０，３２，３
   １と、 を備えている前記のレベル移動回路部と、 から成る入力レベル移動回路。