JPS5952573B2 - レベルシフト回路 - Google Patents

レベルシフト回路

Info

Publication number
JPS5952573B2
JPS5952573B2 JP54111079A JP11107979A JPS5952573B2 JP S5952573 B2 JPS5952573 B2 JP S5952573B2 JP 54111079 A JP54111079 A JP 54111079A JP 11107979 A JP11107979 A JP 11107979A JP S5952573 B2 JPS5952573 B2 JP S5952573B2
Authority
JP
Japan
Prior art keywords
transistor
current path
power supply
bias power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54111079A
Other languages
English (en)
Other versions
JPS5635528A (en
Inventor
新一郎 田口
暢也 長尾
豊 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP54111079A priority Critical patent/JPS5952573B2/ja
Publication of JPS5635528A publication Critical patent/JPS5635528A/ja
Publication of JPS5952573B2 publication Critical patent/JPS5952573B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、直流バイアス電源変動及び温度変動に対し
て安定な動作をするパルス駆動回路に関する。
一般に集積回路内の直結回路では大きな出力信号を得よ
うとすれば動作点の直流レベルをシフトする必要がある
特にパルス駆動回路においては、その出力直流レベルが
次段のスレッシュホールドレベルと一致している必要が
ある。
第1図は、従来のパルス駆動回路を示すもので、トラン
ジスタQ1.Q2、抵抗R1,R2ダイオードD1等は
パルス駆動回路部を構成し、トランジスタQ3は、ドラ
イブ回路を構成している。
なおEl、 R2は直流バイアス電源、elは信号源で
ある。
上記回路において、抵抗R1、ダイオードD0を流れる
電流I。
は、■F;ダイオードの順方向電圧 したがって、直流レベルシフト量Δ■は、となる。
したがって出力部A点の電圧■4はとなる。
この(3)式かられかるように、A点の電圧VAは、E
l、R2,VFに依存する。
一方トランジス夕Q3のスレッシュホールドレベルはV
Fであるが、上記の回路では、A点の直流レベルを■、
にすることができない。
したがって、直流バイアス電源E1.E2を充分安定な
ものとしないと出力に変動を生じる。
また温度変化による影響も比較的大きい。
この発明は上記の事情に対処すべくなされたもので、バ
イアス電源の電圧変動及び温度変化に対して充分安定し
て動作し得、集積回路化に好適するパルス駆動回路を提
供することを目的とする。
以下この発明の実施例を図面を参照して説明する。
本発明は、特に信号レベルとは無関係にレベルシフトす
べき直流レベルを設定することを目的とする。
この目的を達成するため、レベルシフトの対象となる信
号源を付勢する血流バイアス電源E2を、レベルシフト
回路自体を駆動する電源として用いる点に構成上の特徴
を備えている。
即ち、この回路構成により、信号源e1の信号とは無関
係に、レベルシフトすべき量を設定し得る効果がある。
また更に、本発明にあっては、上記信号源及びレベルシ
フト回路のいずれをも付勢する上記直流バイアス電源す
の電圧変動の影響は、シフトされた直流電圧レベルには
何ら及ばないという特有の効果がある。
第2図においてElは第1の直流バイアス電源、R2は
第2の直流バイアス電源である。
1ヘランジスタQllのベースには、第2の直流バイア
ス電源、R2が供給され、またトランジスタQ12のベ
ースには、入力信号e1及び第2の直流バイアス電源E
2が供給される。
トランジスタQ11+ Q12のコレクタには第1の直
流バイアス電源E1が供給される。
I−ランジスタQ1□のエミッタは、PN接合駆動素子
としてのダイオードJD1〜JDnを直列に介し次いで
抵抗R1、を直列に介してダイオードJDn+1のアノ
ード及び1ランジスタQ13のベースに接続される。
ダイオードJDn+1のカソードは基準電位端に接続さ
れ、トランジスタQ1□のエミッタ側電流路を形成して
いる。
トランジスタQ1゜のエミッタは、ダイオードKD1〜
KDmを直列に介して次いで抵抗R1□を直列に介して
トランジスタQ13のコレクタに接続される。
このトランジスタQ13のエミッタは、基準電位端に接
続され、トランジスタQ1、とともにカレントミラー回
路を形成する。
またトランジスタQ工、のコレクタは、トランジスタQ
14のベースに接続される。
このトランジスタQ+4のエミッタは基準電位端に接続
されている。
上記の回路によると、ダイオードJD1〜JDo+1及
び抵抗R1,に流れる電流I。
は、■、;ダイオードの順方向電圧 R2;電源E2の電圧 となる。
上記トランジスタQllに対してトランジスタQ1□は
カレントミラー回路を形成しており、ダイオードKD1
〜KDm及び抵抗R12を流れる電流モ■。
となるのでレベルシフト量ΔVは、となる。
したがってトランジスタQ14のベースの直流電圧レベ
ルVAは、 ■F;ダイオードの順方向電圧 R2;第2の直流バイアス電源E2の電圧となる。
ここでR1−R2n=mとすると(6)式はとなり、ト
ランジスタQ14のベースの直流レベルはVFとなる。
集積回路内部では、抵抗比は±3%以内の精度でつくる
ことができるのでR1□=R1□なる条件は充分満足さ
せることができる。
一方トランジスタQ14のスレッシュホールドレベルも
■。
であるから、この回路によると直流バイアス電源が変動
しても出力直流レベルは一定である。
またパルス駆動部の出力直流レベルと次段のトランジス
タQ14によるドライブ回路部の直流スレッシュホール
ドレベルが共に■、であることから温度が変化しても充
分安定に次段をドライブすることができる。
よって人力信号レベルが小さい場合にも充分安定に次段
をドライブすることができる。
以上説明したようにこの発明は、バイアス電源の電圧変
動及び温度変化に対して充分安定して動作し得、また入
力信号が小さくても安定して動作し得るとともに集積回
路化に好適なパルス駆動回路を提供することができる。
【図面の簡単な説明】
第1図は従来のパルス駆動回路の回路図、第2図はこの
発明の一実施例によるパルス駆動回路の回路図である。 Q11〜Q14・・・・・・トランジスタ、R11〜R
12・・・・・・抵抗、D1〜Dn、Dn+1.D1〜
Dm・・・・・・ダイオード。

Claims (1)

    【特許請求の範囲】
  1. 1 レベルシフトされるべき信号を発生する信号源と、
    この信号源を付勢する第1の直流バイアス電源と、この
    第1の直流バイアス電源によってベース側に付勢電圧が
    印加される第1のトランジスタと、前記信号源の信号が
    ベース側に印加される第2のトランジスタと、この第2
    のトランジスタ及び前記第1のトランジスタを付勢する
    第2の直流バイアス電源と、前記第1のトランジスタの
    エミッタ側に少なくともPN接合駆動素子が配設され、
    この駆動素子の電流が流れる第1の電流路と、この第1
    の電流路と前記PN接合駆動素子に応じてベースがバイ
    アスされ前記第1の電流路に対応した電流が流れる第3
    のトランジスタによって形成されるカレントミラー回路
    と、このカレントミラー回路を構成する前記第3のトラ
    ンジスタのコレクタと前記第1のトランジスタのコレク
    タ・エミッタ電流路とで形成される第2の電流路に介在
    接続される抵抗とPN接合駆動素子による直列回路と、
    前記第1の電流路に直列介在接続された抵抗とを具備し
    たことを特徴とするレベルシフト回路。
JP54111079A 1979-08-31 1979-08-31 レベルシフト回路 Expired JPS5952573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54111079A JPS5952573B2 (ja) 1979-08-31 1979-08-31 レベルシフト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54111079A JPS5952573B2 (ja) 1979-08-31 1979-08-31 レベルシフト回路

Publications (2)

Publication Number Publication Date
JPS5635528A JPS5635528A (en) 1981-04-08
JPS5952573B2 true JPS5952573B2 (ja) 1984-12-20

Family

ID=14551842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54111079A Expired JPS5952573B2 (ja) 1979-08-31 1979-08-31 レベルシフト回路

Country Status (1)

Country Link
JP (1) JPS5952573B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146618A (ja) * 1984-08-13 1986-03-06 Victor Co Of Japan Ltd パルス整形回路
US4607249A (en) * 1985-05-08 1986-08-19 Bbrr-Brown Corporation Input level shifting circuit for low voltage digital-to-analog converter

Also Published As

Publication number Publication date
JPS5635528A (en) 1981-04-08

Similar Documents

Publication Publication Date Title
KR100292901B1 (ko) 기준전압발생회로
EP0596653B1 (en) Low voltage reference current generating circuit
JPH0473806B2 (ja)
JPS5952573B2 (ja) レベルシフト回路
JPH09107245A (ja) 単一出力二供給d級アンプ
JP2004318604A (ja) バンドギャップ型基準電圧回路のスタートアップ回路
JP4966054B2 (ja) 差動増幅回路
JPH01129610A (ja) Cmos装置用入力回路
JPH07249965A (ja) クロック発振回路及びクロック発振回路に用いるゲート回路
JP2734426B2 (ja) レベル変換回路
JPH01149520A (ja) 半導体集積回路装置
JPH08293784A (ja) エミッタ結合型論理出力回路
JPH0413692Y2 (ja)
JPH0786895A (ja) 出力回路
JPH01288911A (ja) BiCMOS基準電圧発生器
JPH0434567Y2 (ja)
JPH02177613A (ja) レベル変換回路
JPH11355119A (ja) Ecl−cmosレベル変換回路および制御信号発生回路
KR940005772Y1 (ko) 전류미러(Mirror)회로
JPH0542489Y2 (ja)
JPS5938821A (ja) 定電流回路
JP2585098B2 (ja) バイポーラ論理素子のインターフェース
JPH01279633A (ja) Ecl−ttlレベル変換回路
JPH0519844B2 (ja)
JPH03285420A (ja) バイmos論理回路