JPH0340918B2 - - Google Patents
Info
- Publication number
- JPH0340918B2 JPH0340918B2 JP61040911A JP4091186A JPH0340918B2 JP H0340918 B2 JPH0340918 B2 JP H0340918B2 JP 61040911 A JP61040911 A JP 61040911A JP 4091186 A JP4091186 A JP 4091186A JP H0340918 B2 JPH0340918 B2 JP H0340918B2
- Authority
- JP
- Japan
- Prior art keywords
- scene
- fade
- memory
- calculation
- illumination level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 55
- 238000004364 calculation method Methods 0.000 claims description 39
- 238000005286 illumination Methods 0.000 claims description 17
- 238000005562 fading Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 2
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、舞台用またはスタジオ用などの調光
装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a light control device for use on a stage or in a studio.
背景技術
第6図を参照して、たとえばシーンBからシー
ンAに移るフエードの途中からシーンCに移るフ
エードが重複するという動作が行なわれる場合に
おいて、シーンBからシーンAに移るフエードで
レベルが変化するチヤンネル群と、シーンBから
シーンCに移るフエードでレベルが変化するチヤ
ンネル群とが独立していれば、各チヤンネルはシ
ーンAかシーンCのどちらかのレベルに向かつて
フエードすれば良いけれども、どちらのフエード
でもレベルが変化するチヤンネルがある場合の動
作が問題になる。この場、シーンAのフエードの
途中でシーンCへのフエードが始まると、その時
点のレベルからシーンCのレベルへとフエードす
るのが自然である。もし、シーンBからシーンC
へのフエードが行われるとすると、シーンBから
シーンAへのフエードの途中のレベルであつたチ
ヤンネル群については、シーンBのレベルに不連
続的に変化してからシーンCへのフエードが行わ
れることになる。すなわち、明るさが漸次的に変
化するフエードによる照明演出が行われていると
きに、急激に明るさが変化することになるので、
不自然であり、照明演出上好ましくない。BACKGROUND ART Referring to FIG. 6, for example, when an action is performed in which a fade from scene B to scene A overlaps from the middle to scene C, the level changes in the fade from scene B to scene A. If the channel group whose level is changed by the fade from scene B to scene C were independent, each channel would only have to fade toward the level of either scene A or scene C. The problem arises when there is a channel where the level of either fade changes. In this case, if the fade to scene C starts in the middle of the fade of scene A, it is natural to fade from the level at that point to the level of scene C. If scene B to scene C
If a fade is performed from scene B to scene A, the channel group whose level was halfway through the fade from scene B to scene A will discontinuously change to the level of scene B, and then fade to scene C will be performed. It turns out. In other words, when a fade lighting effect is being performed in which the brightness gradually changes, the brightness will suddenly change.
It is unnatural and not desirable in terms of lighting effects.
自然なフエードを行うためのフエード演算は、
途中のレベルを演算しながら行う必要がある。最
初のフエードの進行値をFA、あとのフエードの
進行値FBとし、各シーンのレベルをBi,Ai,Ci
とすると、出力レベルOiは、
Oi=Bi+FA(Ai−Bi)+FB〔Ci−
{Bi+FA(Ai−Bi)}〕 …(1)
という複雑な計算式が求められる。チヤンネル数
が多いと、計算のステツプ数が多いので、スムー
ズにフエードする出力が得られるように高速に演
算を繰返すことは困難であつた。 The fade operation for creating a natural fade is as follows:
It is necessary to do this while calculating intermediate levels. The progress value of the first fade is FA, the progress value of the subsequent fade is FB, and the levels of each scene are Bi, Ai, Ci.
Then, the output level Oi is determined by the following complicated calculation formula: Oi = Bi + FA (Ai - Bi) + FB [Ci - {Bi + FA (Ai - Bi)}]...(1). When the number of channels is large, the number of calculation steps is large, so it is difficult to repeat calculations at high speed so as to obtain outputs that fade smoothly.
これと同等の動作を次のような異なる計算方法
で行う従来例(特開昭57−887)もあつた。その
構成は、第7図に示されている。この先行技術
は、フエードの進行は時間と共に一定に変わるも
のとしてフエードを開始する前に各チヤンネルの
単位時間のレベルの増分を予め求めておき、フエ
ード開始と共に単位時間毎に増分を加算してゆく
という構成のものである。 There was also a conventional example (Japanese Patent Application Laid-Open No. 1988-887) that performed the same operation using a different calculation method as follows. Its configuration is shown in FIG. This prior art calculates in advance the increment of the level of each channel per unit time before starting the fade, assuming that the progress of the fade changes constantly over time, and then adds the increment for each unit time when the fade starts. The structure is as follows.
すなわち、この先行技術に示されるフエード演
算部は、Aシーンの照明レベルAiを格納したメ
モリ1と、Bシーンの照明レベルBiを格納した
メモリ2と、フエード時間Tを格納したメモリ3
と、演算部4と、調光信号出力Oiを保持するメ
モリ5と、メモリ5からの出力と演算部4からの
出力とを加算する加算手段6と、この加算手段6
とメモリ5との間に介在される切換えスイツチ
SWとから構成される。この切変えスイツチSW
は、メモリ5の出力Oiの初期値設定時には共通
接点p1が個別接点q2と導通し、それ以外のとき
には共通接点p1は個別接点q1と導通している。
フエードの進行は時間とともに一定に変わるもの
としてフエードを開始する前に、各チヤンネルの
単位時間のレベルの増分を予め求めておき、フエ
ード開始とともに単位時間毎に増分を加算してゆ
く。 That is, the fade calculation unit shown in this prior art includes a memory 1 that stores the illumination level Ai of the A scene, a memory 2 that stores the illumination level Bi of the B scene, and a memory 3 that stores the fade time T.
, an arithmetic section 4, a memory 5 that holds the dimming signal output Oi, an adding means 6 that adds the output from the memory 5 and the output from the arithmetic section 4, and this adding means 6.
and the memory 5.
It consists of SW. This changeover switch SW
When the initial value of the output Oi of the memory 5 is set, the common contact p1 is electrically connected to the individual contact q2, and at other times, the common contact p1 is electrically connected to the individual contact q1.
Assuming that the progress of the fade changes constantly over time, before starting the fade, the level increment per unit time of each channel is determined in advance, and the increment is added for each unit time as the fade starts.
この方法の場合は、フエード中に行う演算に乗
算を含む複雑な演算がないので、高速にし易いだ
けでなく、前述のように途中から別のフエードに
移る場合も、その時点から増分を算出し直せばよ
いだけなので、演算が容易である。 With this method, there are no complicated operations including multiplication during the fade, so it is not only faster, but also when moving to another fade midway as described above, the increment is calculated from that point. The calculation is easy because all you have to do is fix it.
ところがこの方法の場合は、フエードの進行が
時間に対して一定でない、たとえば手動によるフ
エードの場合など、単位時間毎の増分を毎回算出
しないといけないので、フエーダの動きに忠実に
素早く応答して出力することは困難である。 However, with this method, if the progress of the fade is not constant with respect to time, for example in the case of manual fade, the increment for each unit time must be calculated each time, so the output can quickly respond faithfully to the fader movement. It is difficult to do so.
目 的
本発明の目的は、上述の技術的課題を解決し、
フエードの途中からでも新たなフエードを自然に
開始させることができる調光装置を提供すること
である。Purpose The purpose of the present invention is to solve the above-mentioned technical problem,
To provide a light control device capable of naturally starting a new fade even from the middle of a fade.
構 成
本発明は、目標とすべき複数の第1または第2
シーンの各照明レベルAi,Ciをストアする第1
メモリ22と、
現在のシーンの照明レベルBiをストアする第
2メモリ23,23aと、
現在のシーンから目標とすべき第1シーンに、
および現在のシーンから目標とすべき第1シーン
にフエードする途中で目標とすべき第2シーン
に、それぞれ移行するクロスフエードのための操
作を行うことによつて、初期値が零で最終値が1
であるフエードの進行値Fを表す信号を導出する
フエード操作手段20,21,24と、
第1および第2メモリ22;23,23aのス
トア内容およびフエード操作手段20,21,2
4からの信号に応答して、演算式、
Oi=Bi+F(Ai−Bi)
で表される演算結果Oiを表す信号を導出する演
算手段25と、
演算手段25からの信号に応答して、調光ユニ
ツトu1〜unに照明レベルが前記演算結果Oiとな
るような調光信号を与える調光信号出力手段26
と、
現在のシーンから目標とすべき第1シーンにク
ロスフエードしている途中で、目標とすべき第2
シーンにクロスフエードを行うべきことを指示す
る手段27,50〜52と、
指示手段27,50〜52で指示された時点に
おける演算手段25からの演算結果Oiを第2メ
モリ23,23aにストアし、目標とすべき第2
シーンの照明レベルCiを第1メモリ22にストア
し、第1メモリ22のストア内容を前記演算式に
おける目標とすべきシーンの照明レベルAiとし、
第2メモリ23,23aのストア内容を前記演算
式における現在のシーンの照明レベルBiとして
演算手段25が演算を行い、フエード操作手段2
0,21,24によるクロスフエードが行われる
ように制御する手段28とを含むことを特徴とす
る調光装置である。Configuration The present invention provides a plurality of target first or second targets.
The first step stores each illumination level Ai, Ci of the scene.
A memory 22, a second memory 23, 23a that stores the illumination level Bi of the current scene, and a target first scene from the current scene.
And by performing operations for a crossfade that transitions from the current scene to the target first scene and then to the target second scene, the initial value is 0 and the final value is 1.
Fade operating means 20, 21, 24 for deriving a signal representing the progress value F of the fade, and the stored contents of the first and second memories 22; 23, 23a and the fade operating means 20, 21, 2.
In response to the signal from the calculation means 25, a calculation means 25 derives a signal representing the calculation result Oi expressed by the calculation formula Oi = Bi + F (Ai - Bi); A dimming signal output means 26 for giving a dimming signal to the light units u1 to un such that the illumination level becomes the calculation result Oi.
While cross-fading from the current scene to the first scene that should be the target, the second scene that should be the target
means 27, 50-52 for instructing that a crossfade should be performed on the scene; storing the calculation result Oi from the calculation means 25 at the point in time instructed by the instruction means 27, 50-52 in the second memory 23, 23a; Second goal
Store the scene illumination level Ci in the first memory 22, set the stored contents of the first memory 22 as the target scene illumination level Ai in the arithmetic expression,
The calculation means 25 calculates the stored contents of the second memories 23, 23a as the illumination level Bi of the current scene in the calculation formula, and the fade operation means 2
This is a light control device characterized in that it includes means 28 for controlling so that a crossfade of 0, 21, and 24 is performed.
実施例
第1図は、本発明の調光装置19の基本的構成
を示すブロツク図である。第1制御部20は、操
作部21の信号に応じてフエードを行なうための
元となるデータすなわち各チヤンネルの目標とす
べきシーンであるフエード後のシーンAの照明レ
ベルAiと、現在のシーンである最初のシーンB
の照明レベルBiと、フエードの進行値F(0から
スタートして1でフエード終了)とをそれぞれ第
1、第2および第3メモリ22,23,24に与
える。メモリ22,23,24の出力は、演算手
段であるフエード演算部25に入力され、第2式
が演算されてその演算結果Oiが出力される。Embodiment FIG. 1 is a block diagram showing the basic configuration of a light control device 19 of the present invention. The first control unit 20 controls the illumination level Ai of the scene A after fading, which is the target scene of each channel, and the illumination level Ai of the current scene. A certain first scene B
The illumination level Bi and the fade progress value F (starts from 0 and ends at 1) are provided to the first, second, and third memories 22, 23, and 24, respectively. The outputs of the memories 22, 23, and 24 are input to a fade calculation unit 25, which is a calculation means, and the second equation is calculated, and the calculation result Oi is output.
Oi=Bi+F(Ai−Bi) …(2)
制御部20は、この演算をチヤンネル毎に順番
に行なわせ、調光ユニツトu1〜unに調光信号を
出力する調光信号出力26に出力する。調光信号
出力26は、前記演算結果Oiを保持する。 Oi=Bi+F(Ai-Bi) (2) The control section 20 sequentially performs this calculation for each channel and outputs the result to the dimming signal output 26 which outputs the dimming signal to the dimming units u1 to un. The dimming signal output 26 holds the calculation result Oi.
フエードの途中から新たなフエードを行なう場
合は、切換え回路27の共通接点p1を個別接点
q1と導通させ、その時点の出力Oiをメモリ23
に格納し、メモリ22に新たなシーンCのレベル
Ciを格納し、メモリ24にフエード進行時の初期
値を格納する。こうすることによつてシーンBか
らシーンAへのフエードの途中の状態を出発シー
ンとして、シーンCへのフエードが第2制御部2
8の制御のもとに行なわれる。 When starting a new fade from the middle of a fade, change the common contact p1 of the switching circuit 27 to an individual contact.
q1 and the output Oi at that time is stored in the memory 23.
and store the new scene C level in the memory 22.
Ci is stored, and the initial value when the fade progresses is stored in the memory 24. By doing this, the state in the middle of the fade from scene B to scene A is taken as the starting scene, and the fade to scene C is controlled by the second control unit 2.
It is carried out under the control of 8.
第2図は、第1図におけるフエード演算部25
に関連した具体的構成を示すブロツク図である。
第1制御部20からのアドレス信号は、アドレス
出力端子ADから切換回路50,51,52を介
して、メモリ22,23,26aの各アドレス入
力端子ADに与えられる。また第1制御部20の
前記アドレスの上位ビツトは、デコーダ53に与
えられ、また第1制御部20から書込み制御信号
が出力端子STからデコーダ53に与えられ、デ
コーダ53では前記アドレスの上位ビツトと書込
み制御信号とを併せてデコードし、デコーダ53
からの出力は第1、第2、第3メモリ22,2
3,24の書込み制御入力端子WEにそれぞれ与
えられるとともに、またメモリ26aの読出し端
子OEに与えられる。また第1制御部20からの
調光データは、第1制御部20のデータ出力端子
DTから第1、第2および第3メモリ22,2
3,24のデータが入力端子DIにそれぞれ与え
られるとともに、メモリ26aの入力端子D0に
与えられる。切換回路50,51の各共通接点
p1は、個別接点q2と導通しているときにはAシ
ーンのレベルデータAiをメモリ22に、またB
シーンのレベルデータBiをメモリ23に書込む。
またフエード進行値として零をメモリ24に書込
む。その後切換回路50,51,52の共通接点
p1と個別接点q1とが導通し、これによつて制御
部28の出力がメモリ22,23,26aのアド
レス入力端子ADに与えられる。制御部28の出
力は、次々とチヤンネルを指定する信号として変
化し、それにつれてチヤンネル毎のフエード演算
結果Oiが出力され、同時にメモリ26aにデー
タ入力DIとして与えられ、かつ書込み制御入力
信号WEが与えられるため、メモリ26aにOiが
格納される。このようにしてチヤンネル毎に繰返
し演算が行なわれるが、フエードの進行が進むに
従つて、制御部20はメモリ24を書換えるた
め、出力Oiは次々と変化する。 FIG. 2 shows the fade calculation section 25 in FIG.
FIG. 2 is a block diagram showing a specific configuration related to the above.
The address signal from the first control unit 20 is applied from the address output terminal AD to each address input terminal AD of the memories 22, 23, and 26a via switching circuits 50, 51, and 52. Further, the upper bits of the address of the first control section 20 are given to the decoder 53, and a write control signal from the first control section 20 is given to the decoder 53 from the output terminal ST. The write control signal is also decoded, and the decoder 53
The output from the first, second and third memories 22, 2
3 and 24, respectively, and is also applied to the read terminal OE of the memory 26a. Further, the dimming data from the first control section 20 is transmitted to the data output terminal of the first control section 20.
From DT to the first, second and third memories 22,2
Data No. 3 and 24 are applied to the input terminal DI, respectively, and to the input terminal D0 of the memory 26a. Common contacts of switching circuits 50 and 51
When p1 is electrically connected to individual contact q2, level data Ai of the A scene is stored in the memory 22, and B
The level data Bi of the scene is written to the memory 23.
Also, zero is written into the memory 24 as a fade progress value. After that, the common contact of switching circuits 50, 51, 52
p1 and the individual contact q1 are electrically connected, whereby the output of the control section 28 is applied to the address input terminal AD of the memories 22, 23, and 26a. The output of the control unit 28 changes one after another as a signal specifying channels, and accordingly, the fade operation result Oi for each channel is output, and at the same time, it is applied to the memory 26a as a data input DI, and a write control input signal WE is applied. Therefore, Oi is stored in the memory 26a. In this way, the calculation is repeated for each channel, but as the fade progresses, the control section 20 rewrites the memory 24, so the output Oi changes one after another.
フエードの途中から別のCシーンに移る場合、
切換回路50〜52の共通接点p1と個別接点q1
とが導通しているとき、調光出力部26からOi
を読み、それをメモリ23に書込み、Cシーンの
レベルCiをメモリ22に書込み、フエード進行値
として再び零から変化させる。 When moving from the middle of a fade to another C scene,
Common contact p1 and individual contact q1 of switching circuits 50 to 52
When Oi is conductive from the dimming output section 26
is read and written into the memory 23, the level Ci of the C scene is written into the memory 22, and the fade progression value is changed from zero again.
第3図は、メモリ24および制御部28の他の
実施例の構成を示すブロツク図である。メモリ2
4は、レートジエネレータから成り、カウンタ3
0と、このカウンタ30にクロツク信号を与える
発振器31と、カウンタ30の計数出力とフエー
ド時間入力信号Tとを比較する比較回路32とを
含む。比較回路32で、カウンタ30の出力とフ
エード時間入力信号Tとが一致したときには、カ
ウンタ回路28aにハイレベルの信号を導出する
とともにカウンタ30をリセツトする。 FIG. 3 is a block diagram showing the structure of another embodiment of the memory 24 and the control section 28. memory 2
4 consists of a rate generator and counter 3
0, an oscillator 31 that provides a clock signal to the counter 30, and a comparator circuit 32 that compares the count output of the counter 30 with a fade time input signal T. In the comparator circuit 32, when the output of the counter 30 and the fade time input signal T match, a high level signal is derived to the counter circuit 28a and the counter 30 is reset.
このようにして、比較回路32の出力は、Tの
値に比例した周期となる。このレートジエネレー
タ24の出力パルスが、カウンタ回路28aの
ANDゲート33を介してカウンタ34に与えら
れると、カウンタ34が計数動作を行ない、その
出力が上限値になつたところで、NANDゲート
35がそのことを検出してカウンタ34へのクロ
ツクを禁止する。フエードを開始するときは、カ
ウンタ34へのリセツト信号STをあたえるとと
もに、フエード時間データTをあたえる。こうす
ることによつてカウンタ34の出力Fは零から上
限までの時間Tで直線的に変化する。 In this way, the output of the comparison circuit 32 has a period proportional to the value of T. The output pulse of this rate generator 24 is applied to the counter circuit 28a.
When the signal is applied to the counter 34 via the AND gate 33, the counter 34 performs a counting operation, and when its output reaches the upper limit value, the NAND gate 35 detects this and prohibits the clock to the counter 34. When starting a fade, a reset signal ST is applied to the counter 34, and fade time data T is also applied. By doing this, the output F of the counter 34 changes linearly over the time T from zero to the upper limit.
この回路においてFが上限に行きついていない
途中で、新たにフエード時間データTとリセツト
信号STをあたえることによつて、フエード途中
からでも新たなフエードを異和感なく、スムーズ
に並行させることができる。 In this circuit, by applying new fade time data T and reset signal ST while F has not reached the upper limit, it is possible to smoothly create a new fade in parallel even from the middle of the fade without any discomfort. .
第4図はフエード演算部25の他の実施例の構
成を示すブロツク図である。この実施例では、メ
モリ26aが不要になり、構成が簡単になつてい
る。この実施例では、出力Oiを制御部20が読
むのにアドレスをメモリ22とメモリ23に与
え、それらからの出力Ai,Biおよびその時点の
フエード進行値Fとで演算されたフエード演算回
路出力をそのままバツフア60を通して読み込む
ようにしている。 FIG. 4 is a block diagram showing the structure of another embodiment of the fade calculation section 25. In this embodiment, the memory 26a is not required and the configuration is simplified. In this embodiment, addresses are given to the memories 22 and 23 for the control section 20 to read the output Oi, and the fade operation circuit output calculated using the outputs Ai, Bi from these and the fade progress value F at that time is calculated. It is read as it is through the buffer 60.
第5図はフエード演算部25のさらに他の実施
例の構成を示すブロツク図である。この実施例で
は、第2図示の実施例と同様に出力Oiを常に別
のメモリ23aに書き込んでおくのであるが、こ
の場合は次のフエードに切換える場合にそのデー
タをメモリ23に移し換えずに、メモリ23,2
3aを切換えて使うというものである。最初に切
換回路71〜73は、その共通接点p1が個別接
点q1と導通していて、メモリ22,23,24
によつて演算された結果がメモリ23aに書込ま
れるように構成されている。フエードを切換える
場合は新たなシーンのデータCをメモリ22にセ
ツトし、フエード進行値を零にもどすと同時に切
換回路71〜73を共通接点p1が個別接点q2と
導通するように切換える。これによつて、今まで
出力されていたレベルBからレベルCiへとフエー
ドする演算が行われ、今後はメモリ23に出力が
書込まれることになる。このようにメモリ23,
23aを次々と交代して使うのである。 FIG. 5 is a block diagram showing the structure of still another embodiment of the fade calculation section 25. In this embodiment, the output Oi is always written in another memory 23a as in the embodiment shown in the second figure, but in this case, the data is not transferred to the memory 23 when switching to the next fade. , memory 23,2
3a is used by switching. Initially, the switching circuits 71 to 73 have their common contact p1 electrically connected to the individual contact q1, and the memories 22, 23, 24
The result of the calculation is written into the memory 23a. When switching the fade, data C of a new scene is set in the memory 22, the fade progress value is returned to zero, and at the same time the switching circuits 71 to 73 are switched so that the common contact p1 is electrically connected to the individual contact q2. As a result, a calculation is performed to fade from level B, which has been output until now, to level Ci, and the output will be written to the memory 23 from now on. In this way, the memory 23,
23a are used alternately one after another.
効 果
以上のように本発明によれば、1つのフエード
の途中からでも新たなフエードを迅速に開始させ
ることができるので、自然に違和感なくスムーズ
にフエード制御による調光演出を行うことができ
る。しかも、そのようなフエードを簡単な回路構
成で実現することができる。Effects As described above, according to the present invention, it is possible to quickly start a new fade even from the middle of one fade, so it is possible to perform dimming effects by fade control smoothly and naturally without any discomfort. Moreover, such a fade can be realized with a simple circuit configuration.
第1図は、本発明の調光装置19の基本的構成
を示すブロツク図、第2図は第1図におけるフエ
ード演算部25に関連した具体的構成を示すブロ
ツク図、第3図はメモリ24および制御部27の
他の実施例の構成を示すブロツク図、第4図はフ
エード演算部25の他の実施例の構成を示すブロ
ツク図、第5図はフエード演算部25のさらに他
の実施例の構成を示すブロツク図、第6図はフエ
ードの途中で新たなフエードを行なつたときのレ
ベル変化を示すグラフ、第7図は先行技術の構成
を示すブロツク図である。
19…調光装置、20…第1制御部、21…操
作部、22…第1メモリ、23…第2メモリ、2
4,26a…メモリ、25…フエード演算部、2
6…調光信号出力部、28…第2制御部、50,
51,52,71,72,73…切換回路、53
…デコーダ、60…バツフア、u1〜un…調光ユ
ニツト。
FIG. 1 is a block diagram showing the basic configuration of a light control device 19 of the present invention, FIG. 2 is a block diagram showing a specific configuration related to the fade calculation section 25 in FIG. 1, and FIG. 4 is a block diagram showing the configuration of another embodiment of the fade calculation unit 25, and FIG. 5 is a block diagram showing the configuration of another embodiment of the fade calculation unit 25. FIG. 6 is a graph showing the level change when a new fade is performed in the middle of a fade, and FIG. 7 is a block diagram showing the structure of the prior art. 19... Light control device, 20... First control section, 21... Operation section, 22... First memory, 23... Second memory, 2
4, 26a...Memory, 25...Fade calculation section, 2
6... Dimming signal output section, 28... Second control section, 50,
51, 52, 71, 72, 73... switching circuit, 53
...Decoder, 60...Buffer, u1~un...Dimmer unit.
Claims (1)
各照明レベルAi,Ciをストアする第1メモリ2
2と、 現在のシーンの照明レベルBiをストアする第
2メモリ23,23aと、 現在のシーンから目標とすべき第1シーンに、
および現在のシーンから目標とすべき第1シーン
にフエードする途中で目標とすべき第2シーン
に、それぞれ移行するクロスフエードのための操
作を行うことによつて、初期値が零で最終値が1
であるフエードの進行値Fを表す信号を導出する
フエード操作手段20,21,24と、 第1および第2メモリ22;23,23aのス
トア内容およびフエード操作手段20,21,2
4からの信号に応答して、演算式、 Oi=Bi+F(Ai−Bi) で表される演算結果Oiを表す信号を導出する演
算手段25と、 演算手段25からの信号に応答して、調光ユニ
ツトu1〜unに照明レベルが前記演算結果Oiとな
るような調光信号を与える調光信号出力手段26
と、 現在のシーンから目標とすべき第1シーンにク
ロスフエードしている途中で、目標とすべき第2
シーンにクロスフエードを行うべきことを指示す
る手段27,50〜52と、 指示手段27,50〜52で指示された時点に
おける演算手段25からの演算結果Oiを第2メ
モリ23,23aにストアし、目標とすべき第2
シーンの照明レベルCiを第1メモリ22にストア
し、第1メモリ22のストア内容を前記演算式に
おける目標とすべきシーンの照明レベルAiとし、
第2メモリ23,23aのストア内容を前記演算
式における現在のシーンの照明レベルBiとして
演算手段25が演算を行い、フエード操作手段2
0,21,24によるクロスフエードが行われる
ように制御する手段28とを含むことを特徴とす
る調光装置。[Claims] 1. A first memory 2 that stores each illumination level Ai, Ci of a plurality of first or second scenes to be targeted.
2, a second memory 23, 23a that stores the illumination level Bi of the current scene;
And by performing operations for a crossfade that transitions from the current scene to the target first scene and then to the target second scene, the initial value is 0 and the final value is 1.
Fade operating means 20, 21, 24 for deriving a signal representing the progress value F of the fade, and the stored contents of the first and second memories 22; 23, 23a and the fade operating means 20, 21, 2.
In response to the signal from the calculation means 25, a calculation means 25 derives a signal representing the calculation result Oi expressed by the calculation formula Oi = Bi + F (Ai - Bi); A dimming signal output means 26 for giving a dimming signal to the light units u1 to un such that the illumination level becomes the calculation result Oi.
While cross-fading from the current scene to the first scene that should be the target, the second scene that should be the target
means 27, 50-52 for instructing that a crossfade should be performed on the scene; and storing the calculation result Oi from the calculation means 25 at the time point instructed by the instruction means 27, 50-52 in the second memory 23, 23a; Second goal
Store the illumination level Ci of the scene in the first memory 22, set the stored contents of the first memory 22 as the illumination level Ai of the scene to be targeted in the arithmetic expression,
The calculation means 25 calculates the stored contents of the second memories 23, 23a as the illumination level Bi of the current scene in the calculation formula, and the fade operation means 2
2. A light control device comprising: means 28 for controlling a crossfade to be performed by 0, 21, and 24.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040911A JPS62198089A (en) | 1986-02-25 | 1986-02-25 | Dimmer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040911A JPS62198089A (en) | 1986-02-25 | 1986-02-25 | Dimmer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198089A JPS62198089A (en) | 1987-09-01 |
| JPH0340918B2 true JPH0340918B2 (en) | 1991-06-20 |
Family
ID=12593686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61040911A Granted JPS62198089A (en) | 1986-02-25 | 1986-02-25 | Dimmer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62198089A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5366573B2 (en) * | 2009-01-30 | 2013-12-11 | シャープ株式会社 | Lighting device |
-
1986
- 1986-02-25 JP JP61040911A patent/JPS62198089A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198089A (en) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0340918B2 (en) | ||
| US3784874A (en) | Lighting control systems | |
| CN114980420B (en) | A digital control circuit and system for automatically generating PWM high-order dimming curve | |
| JPH0256797B2 (en) | ||
| JPS61104587A (en) | Lighting control method | |
| JPH0341959B2 (en) | ||
| JP2638018B2 (en) | Memory dimmer | |
| JPS62198093A (en) | dimmer device | |
| HU177090B (en) | Arrangement for inserting an instruction in order of control instruction to stored programme controlled communication | |
| JPH0451960B2 (en) | ||
| JP3460235B2 (en) | Light control device | |
| JP3424244B2 (en) | Light control device | |
| JPH0447956B2 (en) | ||
| JPS61185891A (en) | Automatic dimmer | |
| JP3046638B2 (en) | Memory dimmer | |
| JPH0381992A (en) | dimming control device | |
| JPS5833675Y2 (en) | Pre-set and flexible pre-view software | |
| JPH08306491A (en) | Lighting equipment | |
| JPS597753Y2 (en) | lighting control device | |
| JPH0352199B2 (en) | ||
| JPS63175385A (en) | Dimmer device | |
| JPH0351273B2 (en) | ||
| JPH058559B2 (en) | ||
| JPS61285697A (en) | Dimmer device | |
| JPH02162692A (en) | dimmer device |