JPH0341464Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はプロダクシヨン・プローブ方式の半導
体集積回路試験装置の改良に係り、特にプロダク
シヨン・プローブ方式のLSI試験装置の改良に関
する。

LSIの製造においては、ウエーハプロセスが完
了し半導体基板上に多数個のLSIが形成された時
点で、プロダクシヨン・プローブ法（触針法）に
より個々のLSIの試験がなされる。

このプロダクシヨン・プローブ法による試験
は、ウエーハプロセス完了の時点で不良LSIを判
別して組立以降の工程の無駄をなくすこと、形成
されているLSIの特性及びその分布を早期にウエ
ーハプロセス工程にフイードバツクすることによ
つて製造歩留り、特性歩留りの向上を図ること、
性能別の取得率を予測すること等の目的のために
なされる。

従つて該試験においては、該LSIの直流試験の
他に、通常動作時よりも酷しいバイアス条件にお
いて、アクセス取得率、パターンセンシテイビテ
イ、リード／ライト動作のタイミング、種々な動
作モードに対する性能、等の種々な機能試験がな
されるので、試験精度を向上せしめるため通常の
高速動作時に試験装置内の電源配線に乗るノイズ
を低減することが強く要望される。

〔従来の技術〕

プロダクシヨン・プローブ試験装置は第２図の
縦断面図に模式的に示すように、制御用のCPU、
直流電源、パターン発生部、良否判定部、不良メ
モリ等を備えたICテスタ１と、 該ICテスタ１に係合されたテストヘツド２と
装置の蓋板（ベースプレート）３上に固定され、
複数のコンタクト端子４によつて上記テストヘツ
ド２下面に導出された信号端子及び電源端子に接
触するコンタクトボード５、内部に配線用の空洞
を有するリングインサート６を介し該コンタクト
ボード５の下部に固定され、且つコンタクトボー
ド５のコンタクト端子４とソケツトピン７との間
が配線によつて接続されたカードソケツト８、及
び該カードソケツト８にプラグピンを介して挿入
されたプローブニードル９を有するプローブカー
ド１０からなるプローバ１１と、 装置基台１２に取りつけられ、Ｘ−Ｙ移動機構
１３を具備するステージ架台１４、及び該ステー
ジ架台１４に支持され上下移動機構１５を具備す
る高導電性の真空チヤツクステージ１６からな
り、試験に際して、真空チヤツクステージ１６上
に固定されたIC基板１７に形成されている複数
のICのパツド部に順次プローブニードル９を接
触せしめる機能を有する基板搭載部１８と、 によつて主として構成されている。

プロダクシヨン・プローブ試験において、組立
が完了したICに対応する性能を試験するには、
IC基板１７にその背面から、プローバ１１より
導出された基板電位を与える必要がある。

そして従来プロダクシヨン・プローブ方式の特
性試験においては、主として直流試験と各種ゲー
トの動作試験程度の試験しか行われていなかつた
ために、前述したような実際の動作に対応する高
速動作試験に対する配慮がなされおらず、プロー
バ１１部から導出された被試験IC基板に基板電
位を与えるための電源配線は、被試験基板を固定
する真空チヤツクステージ１６のＸ−Ｙ方向の移
動距離を充分にカバーするように、図示カードソ
ケツト８の基板電位端子１９から第１の中継端子
２０及び第２の中継端子２１等を介して真空チヤ
ツクステージ１６下面の基板電位端子２２に、導
電線２３ａ，２３ｂ，２３ｃによつて装置内を長
く引き回して接続されていた。

〔考案が解決しようとする問題点〕

然しLSI等の大規模な集積回路装置のプロダク
シヨン・プローブ試験においては、前述したよう
に直流試験の他に、通常動作時よりも酷しいバイ
アス条件において、通常の高速動作による機能試
験を行うことによつて製造歩留り、特性歩留りの
向上及び性能別の収率予測等がなされるので、上
記のように基板電位配線を長く引き回した場合該
基板電位配線にノイズが発生し、試験精度が低下
したり或いは試験が不能になるという問題を生ず
る。

〔問題点を解決するための手段〕

上記問題点は、接地電位から絶縁されており、
被試験基板１７が電気的に接続された状態で直に
載置される導電性ステージ１６と、該ステージ１
６と導通する基板電位端子３１と、該ステージ１
６と絶縁された接地端子３３と、該基板電位端子
３１と該接地端子３３とを結ぶ高周波コンデンサ
３２と、該被試験基板１７に基板電位を与える第
１のプローブ針３５と、該被試験基板１７に接地
電位を与える第２のプローブ針３６と、該基板電
位端子３１と該第１のプローブ針３５とを直に接
続する第１の導電線３７と、該接地端子３３と該
第２のプローブ針３６とを直に接続する第２の導
電線３７とを有し、前記基板電位端子３１と前記
接地端子３３及び前記高周波コンデンサ３２と
が、前記ステージ１６に設けた端子板３４上に載
置されてなることを特徴とする半導体集積回路試
験装置。

〔作用〕

即ち本考案のプロダクシヨン・プローブ方式の
半導体集積回路試験装置においては、被試験LSI
基板を固定する真空チヤツクステージの側面に、
該ステージに導通する基板電位端子と、該基板電
位端子に高周波コンデンサを介して接続する接地
端子を設け、プローバ部から導出された基板電位
配線を可能な限り短い距離で上記基板電位端子に
直に接続することによつて、該基板電位配線に該
配線を流れる高周波電流によつて生ずるノイズを
低減させ、且つテストヘツドから導出される測定
用接地電位を上記接地端子に配線接続によつて付
与することによつて、前記高周波コンデンサの機
能によつて基板電位配線に乗るノイズの速やかな
平滑化を図るものである。

かくて、LSIのプロダクシヨン・プローブ方式
による機能試験を高精度で行うことが可能にな
る。

〔実施例〕

以下本考案を、第１図に示す実施例により具体
的に説明する。

同図において、ａは本考案のプロダクシヨン・
プローブ方式のLSI試験装置の一実施例を示す縦
断面模式図で、ｂ，ｃは同真空チヤツクステージ
に設けられる基板電位端子及び接地端子部の平面
図及び側面図である。

なお同図において従来と同一構造を有する同一
対象物は、第２図と同一符号で示す。

第１図ａに示すように本考案のLSI試験装置に
おいては、接地電位から絶縁された高導電性の真
空チヤツクステージ１６の側面に、該ステージ１
６に電気的に導通する基板電位端子３１と、該ス
テージ１６から電気的に遊離し且つ上記基板電位
端子３１と高周波コンデンサ３２を介して接続さ
れた接地端子３３が配設された端子板３４が固定
され、該基板電位端子３１及び接地端子３３にカ
ードソケツト８に配設されている基板電位ピン３
５若しくは該基板電位ピン３５から導出された図
示しない基板電位端子及び、接地電位ピン３６若
しくは該接地電位ピン３６から導出された図示し
ない接地電位端子とが、それぞれ第１の導電線３
７或いは第２の導電線３８を介して可能な限り短
い距離で接続されてなつている。なお第１、第２
の導電線は同軸形式で一体化してもよい。

第１図ｂ，ｃは上記端子板３４及びその固定部
の一実施例を示す平面図及び側面図である。

上記端子板３４は銅等の電気伝導性の良い金属
によつて基体４１が形成され、該基体４１は真空
チヤツクステージ１６の側面に沿つて湾曲する取
りつけ部４２と端子を支持する棚部４３からなつ
ている。

そして該端子板３４は、該棚部４３上に例えば
金等よりなる二つの高導電性パターン４４ａ及び
４４ｂを上面に有する絶縁板４５が導電性の捻子
４６，４７によつて固定され、導電性パターン４
４ａ上にコネクタ端子４８ａが、導電性パターン
４４ｂ上にコネクタ端子４８ｂがろう付けされて
なつており、更に導電性パターン４４ａと導電性
パターン４４ｂの間に数pF程度の高周波用コン
デンサ３２が半田付けされてなつている。

上記導電性パターンは、いずれか一方例えば４
４ａが捻子４６の挿入部まで延在して形成され、
他方例えば４４ｂが捻子４７に接しないように形
成され、該絶縁板４５を捻子４６，４７で固定し
たとき、導電性パターン４４ａはステージに導通
し、４４ｂはステージから遊離する。

上記実施例においては、かかる端子板３４が真
空チヤツクステージ１６の側面に捻子４９，５
０，５１，５２によつて固定され、コネクタ端子
４８ａに前記カードソケツト８の基板電位ピン３
５から導出された第１の導電線３７が、又コネク
タ端子４８ｂにカードソケツト８の接地ピン３６
から導出された第２の導電線３８が可能な限り短
い距離で接続される。従つて、基板電位線が短く
なつた分、ノイズを拾いにくくなる。また、基板
の極く近傍の端子板上でコンデンサを介して、基
板電位線を接地端子に接続しているので、高速動
作試験時に基板側から基板電位線に乗るノイズを
直ちに平滑化できる。以上のように本実施例で
は、基板電位線を極力短くしたことと、この基板
電位線を基板のなるべく近傍でコンデンサを介し
て接地することの２つの構成の相乗効果により高
速動作試験時のノイズを低減することができる。

〔考案の効果〕

以上説明したように本考案のプロダクシヨン・
プローブ方式の半導体集積回路試験装置において
は、被試験基板を固定する導電性ステージの側面
に基板電位端子と接地端子を配設し、プローバ部
から導出した基板電位配線を可能な限り短い距離
で上記基板電位端子に直に接続することによつ
て、従来80cm程度あつた基板電位配線長を30cm以
下に短縮することができるので、該基板電位配線
に発生するノイズは大幅に減少する。

また本考案の構造においては、上記基板電位端
子及び導電性ステージを介して被試験基板の背面
全面から基板電位が与えられるので、被試験基板
内に生ずる基板電位の分布の幅は極めて小さく抑
えられる。

そして更に本考案の構造においては、上記接地
端子に測定用の接地電位を供給し、該接地電位と
基板電位を試験基板の極く近傍において高周波用
コンデンサによつて短絡することによつて、高速
動作試験時に基板内で発生する高周波ノイズは、
導電性ステージ、基板電位端子及び高周波コンデ
ンサを介して速やかに接地電位線側に除去され、
基板電位の平滑化が図られる。

従つて本考案によれば、LSI等大規模な半導体
集積回路試験装置のプロダクシヨン・プローブ法
による高速動作時の機能試験を精度良く行うこと
ができる。

【図面の簡単な説明】

第１図ａは本考案のプロダクシヨン・プローブ
方式のLSI試験装置の一実施例を示す縦断面模式
図、第１図ｂ，ｃは同真空チヤツクステージに設
けられる基板電位端子及び接地端子部の平面図及
び側面図、第２図は従来のプロダクシヨン・プロ
ーブ試験装置の縦断面模式図である。 図において、８はカードソケツト、１６は真空
チヤツクステージ、３１は基板電位端子、３２は
高周波コンデンサ、３３は接地端子、３４は端子
板、３５は基板電位ピン、３６は接地電位ピン、
３７，３８は導電線、４１は端子板基体、４２は
同取りつけ部、４３は同棚部、４４ａ，４４ｂは
高導電性パターン、４５は絶縁板、４６，４７，
４９，５０，５１，５２は捻子、４８ａ，４８ｂ
はコネクタ端子を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 接地電位から絶縁されており、被試験基板１７
   が電気的に接続された状態で直に載置される導電
   性ステージ１６と、 該ステージ１６と導通する基板電位端子３１
   と、 該ステージ１６と絶縁された接地端子３３と、 該基板電位端子３１と該接地端子３３とを結ぶ
   高周波コンデンサ３２と、 該被試験基板１７に基板電位を与える第１のプ
   ローブ針３５と、 該被試験基板１７に接地電位を与える第２のプ
   ローブ針３６と、 該基板電位端子３１と該第１のプローブ針３５
   とを直に接続する第１の導電線３７と、 該接地端子３３と該第２のプローブ針３６とを
   直に接続する第２の導電線３７とを有し、 前記基板電位端子３１と前記接地端子３３及び
   前記高周波コンデンサ３２とが前記ステージ１６
   に設けた端子板３４上に載置されてなることを特
   徴とする半導体集積回路試験装置。