JPH0341501A - 駆動制御回路 - Google Patents
駆動制御回路Info
- Publication number
- JPH0341501A JPH0341501A JP1177777A JP17777789A JPH0341501A JP H0341501 A JPH0341501 A JP H0341501A JP 1177777 A JP1177777 A JP 1177777A JP 17777789 A JP17777789 A JP 17777789A JP H0341501 A JPH0341501 A JP H0341501A
- Authority
- JP
- Japan
- Prior art keywords
- drive system
- rom
- cpu
- abnormality
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
- G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by monitoring or safety
- G05B19/4063—Monitoring general control system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Control Or Security For Electrophotography (AREA)
- Safety Devices In Control Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は駆動υ制御回路に係り、特にプリンタ等におい
てそのキャリッジ駆動モータや印字ヘッド等の駆動系を
ｉｌｌ ＠するための駆動制御回路に関する。
てそのキャリッジ駆動モータや印字ヘッド等の駆動系を
ｉｌｌ ＠するための駆動制御回路に関する。
一般に、プリンタ等の装置においては、キャリッジ駆動
モータ、印字ヘッド等の駆動系を制御するための駆動制
御回路が内蔵されている。
モータ、印字ヘッド等の駆動系を制御するための駆動制
御回路が内蔵されている。
第２図１１このような従来の駆動ａ、Ｉ＋御回路を示し
たもので、所定のｆ！ＩＨＩ！を行なうＣＰＵ１には、
ＲＯＭ２が接続されており、前記ＣＩ） ＩＪ １には
、Ｌｐリッジ駆動モータや印字ヘッド等の駆動系３が接
続されている。
たもので、所定のｆ！ＩＨＩ！を行なうＣＰＵ１には、
ＲＯＭ２が接続されており、前記ＣＩ） ＩＪ １には
、Ｌｐリッジ駆動モータや印字ヘッド等の駆動系３が接
続されている。
また、前記ＲＯＭ２には、前記駆動系３を制υ１１する
ための制御プログラムおよび前記制御プ［］ダラムが礒
走した結果発生する前記駆動−（−夕の焼娼等の発生を
防止するための暴走検出プログラムがそれぞれ書き込ま
れている。
ための制御プログラムおよび前記制御プ［］ダラムが礒
走した結果発生する前記駆動−（−夕の焼娼等の発生を
防止するための暴走検出プログラムがそれぞれ書き込ま
れている。
前記従来の駆動制御回路においては、ＣＰＵ １を動作
させることにより、前記ｃｐｕｉが前記ＲＯＭ２の制御
プログラムを読込んで実行し、前記駆動系３の所望の駆
動制御を行なうようになっている。
させることにより、前記ｃｐｕｉが前記ＲＯＭ２の制御
プログラムを読込んで実行し、前記駆動系３の所望の駆
動制御を行なうようになっている。
また、前記制御プログラムが何等かの理由により空走し
た場合は、前記ＲＯＭ２の暴走検出プログラムを実行し
て前記ＣＰＵ １をリセットさせることにより、前記駆
動系３の破損を防止するようになっている。
た場合は、前記ＲＯＭ２の暴走検出プログラムを実行し
て前記ＣＰＵ １をリセットさせることにより、前記駆
動系３の破損を防止するようになっている。
（発明が解決しようとする課題）。
しかし、前記従来の駆動制御回路においては、前記ＲＯ
Ｍ２が正常に動作している場合については問題ないが、
前記ＲＯＭ２が装着されていなかったり、ＲＯＭ２が破
損した場合等のようにＲＯＭ２に異常が発生した時に、
ＣＰＬＪｌにより前記ＲＯＭ２のｔｉｌｌ １ｍプログ
ラムおよび暴走検出プログラムを読込むことができなく
なってしまうと、前記暴走検出プログラムを適正に実行
することができなくなり、前記駆動系３の適正な制御を
行なうことができず、駆動系３への通電が遮断されない
ままとなり、駆動系３の焼損等の損傷を招いてしようと
いう問題を有している。従来、このようなＲＯＭ ２が
異常の場合における保護υ制御機能を有する駆動制御回
路１ま存在しなかった。
Ｍ２が正常に動作している場合については問題ないが、
前記ＲＯＭ２が装着されていなかったり、ＲＯＭ２が破
損した場合等のようにＲＯＭ２に異常が発生した時に、
ＣＰＬＪｌにより前記ＲＯＭ２のｔｉｌｌ １ｍプログ
ラムおよび暴走検出プログラムを読込むことができなく
なってしまうと、前記暴走検出プログラムを適正に実行
することができなくなり、前記駆動系３の適正な制御を
行なうことができず、駆動系３への通電が遮断されない
ままとなり、駆動系３の焼損等の損傷を招いてしようと
いう問題を有している。従来、このようなＲＯＭ ２が
異常の場合における保護υ制御機能を有する駆動制御回
路１ま存在しなかった。
本発明はこれらの点に鑑みてなされたものであり、ＲＯ
Ｍ自身が破損したり、ＲＯＭが装着されていない等のＲ
ＯＭに異常が発生した場合に、適ｌ−に駆動系を保護す
ることのできる駆動ｔｉ制御回路を提供することを目的
とするものである。
Ｍ自身が破損したり、ＲＯＭが装着されていない等のＲ
ＯＭに異常が発生した場合に、適ｌ−に駆動系を保護す
ることのできる駆動ｔｉ制御回路を提供することを目的
とするものである。
前記目的を達成するため本発明に係る駆動制御回路は、
駆動系の所定の制御を行なうＣＰ ＬＪに、前記駆動系
をｌ１ｔｌｌｌするためのｉｔ、ＩＩ御プログラムおよ
び前記制御プログラムの暴走による前記駆動系の１ｔｌ
ｌ［損を防止するための暴走検出プログラムがそれぞれ
懸き込まれたＲＯＭを接続し、前記制御プログラムの暴
走時に前記罵走検出プログラムにより前記ＣＰＵをリセ
ットして前記駆動系を保護する駆動制御回路において、
前記ＣＰＵと＃Ｊｉｔ！駆動系との間に前記ＣＰＵと駆
動系とを接続遮断する保護回路を介設し、前記ＣＰＵに
前記ＲＯＭの異常の有無を検出してＲＯＭ異常時に前記
保護回路に遮１？ｌｉａ作信号を出力するＲＯＭ異常検
出回路を設けたことをその特徴とするものである。
駆動系の所定の制御を行なうＣＰ ＬＪに、前記駆動系
をｌ１ｔｌｌｌするためのｉｔ、ＩＩ御プログラムおよ
び前記制御プログラムの暴走による前記駆動系の１ｔｌ
ｌ［損を防止するための暴走検出プログラムがそれぞれ
懸き込まれたＲＯＭを接続し、前記制御プログラムの暴
走時に前記罵走検出プログラムにより前記ＣＰＵをリセ
ットして前記駆動系を保護する駆動制御回路において、
前記ＣＰＵと＃Ｊｉｔ！駆動系との間に前記ＣＰＵと駆
動系とを接続遮断する保護回路を介設し、前記ＣＰＵに
前記ＲＯＭの異常の有無を検出してＲＯＭ異常時に前記
保護回路に遮１？ｌｉａ作信号を出力するＲＯＭ異常検
出回路を設けたことをその特徴とするものである。
本発明によれば、Ｃ）） Ｕを動作させてＲＯＭの１ｔ
ｉｌｌｔｌｌプログラムを読込んで実行することにより
、駆動系の所望の駆動制御を行なうものであり、制御プ
ログラムが何等かの理由により暴走した場合は、前記Ｒ
ＯＭの暴走検出プログラムを実行して前記ＣＰｔＪをリ
セットさせることにより、前記駆動系の破損を防止する
ものである。また、前記ＲＯＭの異常が発生した場合は
、ＲＯＭＮ常検出量検出回路、保護回路に遮断動作信号
を出力し、前記ＣＰＵと駆動系とを遮断じて前記駆動系
に異常！、ＩＩ ＩＩＩ信号が出力されないようにする
ことにより、前記駆動系の破損を防止するものである。
ｉｌｌｔｌｌプログラムを読込んで実行することにより
、駆動系の所望の駆動制御を行なうものであり、制御プ
ログラムが何等かの理由により暴走した場合は、前記Ｒ
ＯＭの暴走検出プログラムを実行して前記ＣＰｔＪをリ
セットさせることにより、前記駆動系の破損を防止する
ものである。また、前記ＲＯＭの異常が発生した場合は
、ＲＯＭＮ常検出量検出回路、保護回路に遮断動作信号
を出力し、前記ＣＰＵと駆動系とを遮断じて前記駆動系
に異常！、ＩＩ ＩＩＩ信号が出力されないようにする
ことにより、前記駆動系の破損を防止するものである。
以下、本発明の実施例を第１図を参照し、第２図と同一
部分には同一符号を付して説明づる。
部分には同一符号を付して説明づる。
第１図は本発明に係る駆動制御回路の一実施例を示した
もので、所定の制御を（ｊなうＣＰＵ １には、ＲＯＭ
２が接続されており、前記ＣＰＬ１１には、キ１？リッ
ジ駆動モータや印字ヘッド等の駆動系３が接続されてい
る。
もので、所定の制御を（ｊなうＣＰＵ １には、ＲＯＭ
２が接続されており、前記ＣＰＬ１１には、キ１？リッ
ジ駆動モータや印字ヘッド等の駆動系３が接続されてい
る。
また、前記ＲＯＭ２には、前記駆動系３を制御するため
の制御プログラムおよび前記制御プログラムが暴走して
前記駆動モータの焼損等の発生を防止するための暴走検
出プログラムがそれぞれ書き込まれている。
の制御プログラムおよび前記制御プログラムが暴走して
前記駆動モータの焼損等の発生を防止するための暴走検
出プログラムがそれぞれ書き込まれている。
また、本実施例においては、前記ＣＰ Ｕ １と前記駆
動系３との間には、前記ＣＰＵ １と前記駆動系３とを
接続、遮断するための、例えば、リレー等の保護回路４
が介設されており、前記ＣＰ Ｕ １の内部には、前記
ＲＯＭ２が正常に動作されているか否かを検出し、前記
ＲＯＭ２が正常の場合に前記保護回路４に接続動作信０
を出力するとともに、前記ＲＯＭ ２が異常の場合に前
記保護回路４に遮断動作信号を出力するＲＯＭ異常検出
回路５が内蔵されている。
動系３との間には、前記ＣＰＵ １と前記駆動系３とを
接続、遮断するための、例えば、リレー等の保護回路４
が介設されており、前記ＣＰ Ｕ １の内部には、前記
ＲＯＭ２が正常に動作されているか否かを検出し、前記
ＲＯＭ２が正常の場合に前記保護回路４に接続動作信０
を出力するとともに、前記ＲＯＭ ２が異常の場合に前
記保護回路４に遮断動作信号を出力するＲＯＭ異常検出
回路５が内蔵されている。
次に、本実施例の作用について説明する。
まず、本実施例においては、前記ｃｐｕ ｉを動作させ
ると、前記ｉ？ＯＭ異常検出回路５が動作され、前記ｆ
ｌＯＭ２が適正に装着されている場合やＲＯＭ２の制御
プログラムを読み込むことができる場合等、ＲＯＭ２が
正常の場合は、前記保護回路４に接続動作信＋ｊを出力
し、前記ｃｐｕ ｉと駆動系３とを接続さじる。モして
、前記ＣＰＵＩが前記ＲＯＭ２の制御プログラムを読込
んで実行し、前記駆動系３の所望の駆動制御を行なうも
のである。
ると、前記ｉ？ＯＭ異常検出回路５が動作され、前記ｆ
ｌＯＭ２が適正に装着されている場合やＲＯＭ２の制御
プログラムを読み込むことができる場合等、ＲＯＭ２が
正常の場合は、前記保護回路４に接続動作信＋ｊを出力
し、前記ｃｐｕ ｉと駆動系３とを接続さじる。モして
、前記ＣＰＵＩが前記ＲＯＭ２の制御プログラムを読込
んで実行し、前記駆動系３の所望の駆動制御を行なうも
のである。
また、前記制御プログラムが何等かの理由により嶌走し
た場合は、前記ＲＯＭ２の嶌走検出プ［１グラムを実行
して前記ＣＰＵ１をリヒットさせることに上り、前記駆
動系３の破損を防止するようになっている。
た場合は、前記ＲＯＭ２の嶌走検出プ［１グラムを実行
して前記ＣＰＵ１をリヒットさせることに上り、前記駆
動系３の破損を防止するようになっている。
また、前記ＲＯＭ２が破損したり、ＲＯＭが装着されて
いない場合等のように、ＲＯＭ２の異常が発生した場合
は、前記ＲＯＭ異常検出回路５に上り、前記保護回路４
に遮断動作信舅を出力し、１）４記ＣＰす１と駆動系３
とを遮断して前記駆動系３に異常制御信号が出力されな
いようにしている。
いない場合等のように、ＲＯＭ２の異常が発生した場合
は、前記ＲＯＭ異常検出回路５に上り、前記保護回路４
に遮断動作信舅を出力し、１）４記ＣＰす１と駆動系３
とを遮断して前記駆動系３に異常制御信号が出力されな
いようにしている。
これにより、前記駆動系３の破ｌｌｌを防止するもので
ある。
ある。
したがって、本実施例にＪ３いては、前記ＲＯＭ異常検
出Ｅ」】路５により、ｌｙ７記ＲＯＭ２に異常が発ノ１
−シた場合に、適ｉｆ−に駆動系３を保護することがで
き、駆動系３の駆動モータの焼損等の発生を確実に防１
１−することが可能となる。
出Ｅ」】路５により、ｌｙ７記ＲＯＭ２に異常が発ノ１
−シた場合に、適ｉｆ−に駆動系３を保護することがで
き、駆動系３の駆動モータの焼損等の発生を確実に防１
１−することが可能となる。
なお、本発明は前記実施例に限定されるものではａく、
必似に応じてｆ４に変更づることができるしのである。
必似に応じてｆ４に変更づることができるしのである。
以［述べたよ・うに本発明に係る駆動制御回路は、ＲＯ
Ｍに異常が発生した場合に、ｃ ｐ ｕのＲＯＭ異常検
出回路により、Ｃｌ） Ｕと駆動系とをａ断するように
しているので、ＲＯＭ異常時に適正に駆動系を保護する
ことができ、駆動系の駆動モータの焼損等の発生を確実
に防止することができる等の効果を奏する。
Ｍに異常が発生した場合に、ｃ ｐ ｕのＲＯＭ異常検
出回路により、Ｃｌ） Ｕと駆動系とをａ断するように
しているので、ＲＯＭ異常時に適正に駆動系を保護する
ことができ、駆動系の駆動モータの焼損等の発生を確実
に防止することができる等の効果を奏する。
第１図Ｕ本発明に係る駆動制御回路の一実施例を丞り回
路図、第２図は従来の駆動制御回路を示す回路図である
。 １・・・ＣＰ ＬＪ、２・・・ＲＯＭ、３・・・駆動系
、４・・・保護回路、５・・・ＲＯＭ異常・検出回路。
路図、第２図は従来の駆動制御回路を示す回路図である
。 １・・・ＣＰ ＬＪ、２・・・ＲＯＭ、３・・・駆動系
、４・・・保護回路、５・・・ＲＯＭ異常・検出回路。
Claims (1)
- 駆動系の所定の制御を行なうＣＰＵに、前記駆動系を
制御するための制御プログラムおよび前記制御プログラ
ムの暴走による前記駆動系の破損を防止するための暴走
検出プログラムがそれぞれ書き込まれたＲＯＭを接続し
、前記制御プログラムの暴走時に前記暴走検出プログラ
ムにより前記ＣＰＵをリセットして前記駆動系を保護す
る駆動制御回路において、前記ＣＰＵと前記駆動系との
間に前記ＣＰＵと駆動系とを接続遮断する保護回路を介
設し、前記ＣＰＵに前記ＲＯＭの異常の有無を検出して
ＲＯＭ異常時に前記保護回路に遮断動作信号を出力する
ＲＯＭ異常検出回路を設けたことを特徴とする駆動制御
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177777A JP2672861B2 (ja) | 1989-07-10 | 1989-07-10 | 駆動制御回路 |
| US07/541,233 US5017848A (en) | 1989-07-10 | 1990-06-20 | Drive control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177777A JP2672861B2 (ja) | 1989-07-10 | 1989-07-10 | 駆動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341501A true JPH0341501A (ja) | 1991-02-22 |
| JP2672861B2 JP2672861B2 (ja) | 1997-11-05 |
Family
ID=16036932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177777A Expired - Fee Related JP2672861B2 (ja) | 1989-07-10 | 1989-07-10 | 駆動制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5017848A (ja) |
| JP (1) | JP2672861B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979973B2 (en) | 2003-12-09 | 2005-12-27 | Samsung Electronics Co., Ltd. | Apparatus to and method of controlling step motor |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03256693A (ja) * | 1990-03-08 | 1991-11-15 | Fanuc Ltd | ロボットの停電制御方式 |
| JP2944578B2 (ja) * | 1997-06-13 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | Ｒｏｍテスト回路 |
| CN107479996B (zh) * | 2017-07-11 | 2020-09-18 | 深圳市恒扬数据股份有限公司 | 一种光传输设备的关光保护电路及其关光保护方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544777A (en) * | 1967-11-06 | 1970-12-01 | Trw Inc | Two memory self-correcting system |
| US4698617A (en) * | 1984-05-22 | 1987-10-06 | American Microsystems, Inc. | ROM Protection scheme |
| JPS6348477A (ja) * | 1986-08-18 | 1988-03-01 | Mitsubishi Electric Corp | 自動車用電子装置の故障診断システム |
| JPS63191665A (ja) * | 1987-02-03 | 1988-08-09 | Nec Corp | プリンタ駆動回路の保護方式 |
| US4829520A (en) * | 1987-03-16 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | In-place diagnosable electronic circuit board |
| US4953165A (en) * | 1988-06-06 | 1990-08-28 | Southwestern Computer Technologies, Inc. | Diagnostic system for personal computer |
-
1989
- 1989-07-10 JP JP1177777A patent/JP2672861B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-20 US US07/541,233 patent/US5017848A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979973B2 (en) | 2003-12-09 | 2005-12-27 | Samsung Electronics Co., Ltd. | Apparatus to and method of controlling step motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2672861B2 (ja) | 1997-11-05 |
| US5017848A (en) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341501A (ja) | 駆動制御回路 | |
| JP2733395B2 (ja) | 駆動系制御装置 | |
| JPH10240390A (ja) | 計算機システム | |
| JPH03204739A (ja) | マイクロコンピュータ | |
| KR890001796B1 (ko) | 기계체크 개입중단 처리시스템 | |
| JP2904991B2 (ja) | 数値制御装置 | |
| JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JPS61216059A (ja) | 記憶デ−タ保護方式 | |
| JP3183982B2 (ja) | ディジタル制御装置 | |
| JPH04367012A (ja) | 計算機の温度異常制御装置 | |
| JPH0277955A (ja) | 入出力制御装置 | |
| JPH01312637A (ja) | プロセッサ暴走検出制御方式 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH04172911A (ja) | 保護継電器 | |
| JPH01134632A (ja) | 計算機の異常検出回路 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH05241905A (ja) | プロセッサ装置 | |
| JPS59109948A (ja) | 情報処理装置 | |
| JPS61267844A (ja) | 耐故障演算制御装置 | |
| JPH02226451A (ja) | メモリ保護方式 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPS63155332A (ja) | マイクロプログラム制御方式 | |
| JPH036759A (ja) | 共有メモリ装置の保護方法、アクセス抑止および解除機構、立上げ自己診断報告機構 | |
| JPH02245937A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |