JPH02226451A - メモリ保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はメモリの保護に関し、特に障害時にメモリの重
要情報エリアが破吻されることのないように防止する方
式に関する。

（従来の技術） 従来、障害時にメモリアクセスが保護されていなかった
り、あるいはメモリアクセスが保護されていたとしても
、障害の検出時にソフトウェア的な割込みの例外処理で
、それ以上のＣＰＵの動作を停止させるだけのものが公
知であった。

（発明が解決しようとする課題） 、）：述した従来の方式では、例外処理が終了するまで
メモリが保護されないという欠点がある。例えば、メモ
リアクセスに異常が生じた場合、プログラムは正常に動
作しない。

とのためにプログラムが暴走して、メモリの内容を不当
に書換えられてしまうという欠点がある。

書換えられてしまったデータが重要なデータであっても
、バックアップされたメモリの内容が電源の再立上げで
復旧しないことがあるという欠点がある。

本発明の目的は、検出された異常を記憶しておき、異常
検出時にメモリアクセスを制限し、メモリアクセスの制
限されたことｔｌ″ＣＰＵに通知することによって王制
欠点を除去し、確実にメモリ内容を保護できるように構
成したメモリ保護方式を提供することにある。

（狸頑を解決するための手段） 本発明によるメモリ保護方式は、障害検出回路と、障害
情報記憶部と、メモリアクセス制御部とを具備して構成
したものである。

障害検出回路は、コンピュータシステムの異常を検出す
るためのものである。

障害情報記憶部は、異常を表わす情報を記憶するための
ものである。

メモリアクセス制御部は、異常の検出時にメモリアクセ
スを制限し、メモリアクセスの制限をＣＰＵに１ｍ知す
るためのものである。

（実施例） 、次に、本発明について図面を参照して説明する。

第１図は、第１図によるメモリ保護方式の一実施例を示
すブロック図である。第１図において、１は障害検出回
路、２は障害情報記憶部、５はスタティックメモリ、４
はメモリアクセス制御部である。

障害検出回路１では、内部のメモリパリティチエツク回
路と、バスアクセスタイムアウト検出回路と、プログラ
ムデッドロックを監視するためのウォッチドッグタイマ
と、電源電圧を監視するための監視回路とによって障害
を検出し、メモリ保護回路に障害を通知する。障害情報
記憶部２では、障害噴出回路１で検出された障害情報を
記憶する。

本方式によれば、間欠障害時にもメモリ内容は保護され
る。

障害情報記憶部２はフリップフロップで構成され、リセ
ット時、あるいはメモリアクセスイネーブル信号を一定
時間だけアクティブに保った状態により、フリップフロ
ップをリセットしてメモリアクセスを可能にする。また
、障害検出回路１より障害通知信号が到来すると、７リ
ツプフロツプはセットされてメモリアクセスが禁止され
る。

正常のメモリアクセス動作時には、メモリアクセスイネ
ーブル信号はアクティブになる。ここでメモリチップセ
レクト信号をアクセスの禁止時にインアクティブに保つ
ことにより、メモリアクセスを禁止することができる。

メモリアクセスの制限時には、メモリアクセス制御部４
によって上を制限をＣＰＵＫ通知することができる。

（発明の効果） 以上説明したように本発明は、検出された異常を記憶し
ておき、Ｎ常検出時にメモリアクセスを制限し、メモリ
アクセスの制限されたことをＣＰＵＫ通知することによ
り、障害の発生時に重要な情報を不当なアクセスや誤動
作から保護することができるという効果がある。

また、障害の発生以前のデータの信頼性が高められるこ
とにより、障害時には障害の原因や動作状況などが判定
でき、さらＶζは障害復旧時間が短縮され、コンピュー
タシステムとしてのアベイラビリティが向上するという
効果がある。

【図面の簡単な説明】

第１図は、本発明によるメモリ保護方式の一実施例を示
すブロック図である。 １・・―障害検出回路 ２・・・障害情報記憶部 ５・・・スタティックメモリ ４・・・メそりアクセス制御部

Claims (1)

【特許請求の範囲】
1. コンピュータシステムの異常を検出するための障害検出
   回路と、前記異常を表わす情報を記憶するための障害情
   報記憶部と、前記異常の検出時にメモリアクセスを制限
   し、前記メモリアクセスの制限をＣ・Ｐ・Ｕに通知する
   ためのメモリアクセス制御部とを具備して構成したこと
   を特徴とするメモリ保護方式。