JPH0341752A - Ｉｃチップ・キャリアパッケージ - Google Patents

Ｉｃチップ・キャリアパッケージ

Info

Publication number
JPH0341752A
JPH0341752A JP2122868A JP12286890A JPH0341752A JP H0341752 A JPH0341752 A JP H0341752A JP 2122868 A JP2122868 A JP 2122868A JP 12286890 A JP12286890 A JP 12286890A JP H0341752 A JPH0341752 A JP H0341752A
Authority
JP
Japan
Prior art keywords
chip
chip carrier
cavity
electrically insulating
carrier package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2122868A
Other languages
English (en)
Other versions
JP2724312B2 (ja
Inventor
Robert A Bourdelaise
ロバート・アーサー・ボーダライズ
David B Harris
デビット・ベニット・ハリス
Denise B Harris
デニス・バーカス・ハリス
John A Olenick
ジョン・アルバート・オレニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Westinghouse Electric Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPH0341752A publication Critical patent/JPH0341752A/ja
Application granted granted Critical
Publication of JP2724312B2 publication Critical patent/JP2724312B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子アセンブリの接続に関し、さらに詳細には
表面取り付は式ＩＣチップ・キャリアに関する。
表面取り付はデバイス（ＳＭＤ）はプリント配線板（Ｐ
ＷＢ）または他の適合性ある基板の表面上に配置するよ
うに設計された電子コンポーネントである。抵抗、キャ
パシタ、ダイオード、トランジスタ及び集積回路（ＩＣ
）のようなコンポーネントをＳＭＤとして設計すること
が可能であり、その場合リード線の代わりに平坦なイン
ターフェイス用表面または非常に短いリード線を設ける
。これらのコンポーネントのインターフェイス用表面ま
たは短いリード線はＰＷＢ上の対応電気接続部と整列す
るコンタクトパッドとして働く。
これらのコンポーネントは通常、キャリアの外側表面上
のコンタクトパッドがキャリア内に収納されるコンポー
ネントと電気的に接続される所望の構成を実現するため
セラミックスまたはプラスチック製のキャリア内に取り
付けまたは組み込まれる。
ＳＭＤには種々の利点がある。その１つは、これらのデ
バイスのサイズがそれらが取って代わる従来型のリード
線付きコンポーネントより３０乃至６０％小さいことで
ある。ＳＭＤを用いる場合リード線付きコンポーネント
のリード線を挿入するためＰＷＢに孔部を設ける必要は
ない。このためＳＭＤを互いに密接させて取り付けるこ
とができるだけでなく、ＰＷＢの両側にＳＭＤを取り付
けることも可能である。これらの要因により、多数のＳ
ＭＤを取り付けたＰＷＢの全体的サイズ及び重量はリー
ド線付きコンポーネントを用いるＰＷＢよりも小さい。
ＳＭＤの１つの特殊なタイプとしてＩＣチップ・キャリ
アがある。ＩＣチップは脆弱で且つ本来的に小型である
ため、チップを構造的に補強し且つＩＣチップへ外部か
らの電気的接続を可能にするチップキャリア内に取り付
けるのが普通である。チップを封止したセラミック製キ
ャリア内に取り付けるとチップを外部の環境から気密隔
離することができるという別の利点が得られる。
しかしながら、現在用いられているチップキャリアの設
計法を用いるとすると、ＩＣチップがかなりの量の熱を
発生する高電力デバイスの場合種々の問題がある。その
第１は、ＳＭＤ方式によればチップキャリアのサイズを
減少できるがＩＣチップから熱を除去するために必要な
熱伝達方式に関しては同じである。このためＩＣチップ
からの熱の伝達を促進して小型のチップキャリア内のＩ
Ｃチップから熱を除去出来るようにするチップキャリア
の設計法が必要となる。
第２に、従来、ＩＣチップと共に用いる減結合キャパシ
タはＰＷＢ上の別の場所に取り付けＩＣチップと電気的
に接続するか或いはキャパシタをチップキャリアの外側
に取り付けていたため、減結合キャパシタをＩＣチップ
だけに接続する場合でもチップキャリアと減結合キャパ
シタとの間を外部で接続する必要があった。
３番目に、チップキやリアの製造にセラミックス材料を
用いるが、セラミックスはチップキャリアの製造時ある
程度収縮するという問題がある。
これはキャリアの外側のコンタクトパッドをＰＷＢ上の
保合パッドと整列させるには正確なパターンを形成する
位置に置く必要があるためＳＭＤチップキャリアにとっ
て社重大である。
コンタクしパッド間の距離が小さくなるにつれて、正確
なパターンに配列することがさらに肝要となる。
第１図はバッドグリッドアレーを有する空洞部が上向き
のチップキャリア１０を示す。チップキャリア１０は本
体１５とその本体に形成した上向き空洞部２０とより成
る。ｒｃチップ２５が空洞部２０の底に取り付けられて
いる。本体１５は空洞部２０が一連の棚部３０を有する
ような形状を持つ。棚部３０の表面からトレース３１と
して知られる電気接続用ストリップが本体１５を貫通し
て導電路３２へ延び、これらの導電路が本体１５内を下
方に延びて各導電路３２が本体１５の底面から突出しチ
ップキャリア１０のコンタクトパッド３５と接続される
ように構成されている。ボンディングワイヤ３４がＩＣ
チップ２５上の接続部から本体１５の棚部３０上の対応
トレース３１へ延びる。この構成によるとＩＣチップ２
５の各チップ接続部が本体１５の底面のバッド３５と電
気的に接続される。パッケージの蓋４０を本体１５に固
定して空洞部２０が完全に覆われるようにした保護手段
を設ける。本体１５の底面のバッド３５は本体１５の底
面の全体領域に広がるグリッドアレーを形成するか或い
は本体１５の周面の周りの単一列に限定されたバッドを
形成するように構成されている。ＩＣチップからの接続
部の数がほぼ一定であるとしてチップキャリアのサイズ
が着実に減少すると、本体１５の周縁部の周りに単一列
のバッドを設けようとしてもバッド３５には最小サイズ
の限界があるため不可能であり、従って本体の底面の領
域全体を利用するためにバッドグリッドアレー式の配列
を用いることが必要となる。
チップキャリア１０はＰＷＢ　４５に固定され、このＰ
ＷＢの表面上にはチップキャリア１０上のバッド３５が
整列する相互接続バッド（図示せず）が設けられている
。バッド３５ははんだを用いてＰＷＢの相互接続パッド
との各接触部においてＰＷＢ　４５に固定するか或いは
外部の機械的手段によりチップキャリア１０がＰＷＢ４
５に固定されるようにする。通常ＩＣチップと共に用い
られる減結合キャパシタ５０はチップキャリア１０に近
接する位置でＰＷＢ４５に固着され、減結合キャパシタ
５０とチップキャリア１０との間が電気的に接続される
。場合によっては、減結合キャパシタ１５をチップキャ
リア１０の外面上に取り付ける。減結合キャパシタ以外
の電子コンポーネントを上述したと同じようにチップキ
ャリアに関し取り付けることも可能である。
本体１５はセラミックで作ることができるが、その場合
製造時に収縮が生じる。バッド３５が正確なパターンを
形成するようにチップキャリア１０を製造するに必要な
製造公差があるため、本体１５の設計及び製造につき収
縮後のバッドの位置がわかるように配慮する必要がある
。本体製造に用いるセラミック材料の収縮は一様である
が、予測可能な収縮誤差の範囲があり、基部を製造した
後のバッド３５の位置を正確に知ることは非常に難しい
。
さらに、ＩＣチップ２５がかなりの量の熱を発生するた
めこの熱を効果的に除去してチップ２５が損傷を受ける
可能性を排除する必要がしばしばある。通常、ＰＷＢ４
５には接着性インターフェイス６０を介して熱シンク５
５を固定する。
ＩＣチップ２５が発生する熱はまず本体１５を通り次い
で各バッド３５を伝導してＰＷＢ４５の関連の相互接続
パッドへ流れる。ここから、ＰＷＢ４５を通過し接着性
インターフェイス６０を通って矢印５７で示すように熱
シンク５５に至り、そこで熱が除去される。高電力ＩＣ
チップでは発生する全ての熱を除去するものとしてこの
熱伝達路は適当なものとは言えない。
本発明の目的は、高電力ＩＣチップから熱を効率的に除
去するチップキャリアを提供することにある。
本発明の別の目的は減結合キャパシタをチップキャリア
の本体内に直接取り付けることが可能ｔ、１チップキャ
リアを提供することにある。
本発明のさらに別の目的はチップキャリア上の外側から
の電気接続用コンタクトバッドの位置を正確に知ること
のできるチップキャリアを提供することにある。
上記の目的に鑑みて、本発明は、平坦な頂面、平坦な底
面及び突出した複数のチップ接続部を有するＩＣチップ
が取り付けられる床面と壁部とを有する空洞部より成り
、外側表面を有する少なくとも１つのボンディング用棚
部が空洞部の壁部に沿って空洞部の床面から延びる、電
気絶縁性の材料で形成した本体と、各々が本体の頂面に
おいて所定のパターンを形成するように終端する第１の
端部とボンディング用棚部の外側表面において終端する
第２の端部とを有する、本体内部の導電性材料で形成し
た複数の導電躍と、各チップ接続部から対応導電路の第
２端部へそれらの間に電流路を形成するように延びる電
気的接続手段と、本体に固定されて空洞部を完全に覆う
カバープレートと、本体の空洞部の開口と整列関係にあ
る開口を有し、複数のコンタクトパッドが貫通する、本
体の頂面に固定した平坦な電気絶縁層とより成り、各コ
ンタクトパッドが本体からの関連の１つの導電路の第１
端部と接触し、且つその関連の導電路より大きい横断面
積を有し、さらに各コンタクトパッドが電気絶縁層を正
確な所定の位置で貫通することにより本体の製造に起因
する導電路の第１端部の位置の寸法上のばらつきを補償
し、かくして導電路の第１端部と、係合される外部の電
気接続部との間に整列及び電気的接続関係が得られるこ
とを特徴とするＩＣチップ・キャリアパッケージを提供
する。
以下、添付図面を参照して本発明を実施例につき詳細に
説明する。
本発明の好ましい実施例を第２乃至５図に示す。第１図
と同様、第２図はチップキャリア１００を示し、キャリ
アは平坦な頂面１２０と平坦な底面１２５とを有する本
体１１５を具備する。本体１１５内には空洞部１３０が
設けられ、その床面１３５と壁部１４０が画定される。
空洞部１３０内の第１のボンディング用棚部１４５　と
第２のボンディング用棚部１５０とが空洞部の壁部１４
０に沿って空洞部の床面１３５から延びる。複数の電気
接続用ストリップまたはトレース１５３が各ボンディン
グ用棚部１４５．１５０の表面から本体１１５を貫通し
て導電路１５５と交差し、この導電路は上方に延びて本
体の頂面１２０を貫通し突出する。ＩＣチップ１１ｉ０
が空洞部の床面１３５上に取り付けられている。ＩＣチ
ップ１６０から複数のボンディングワイヤ１６５が延び
てＩＣチップ１６０をボンディング用棚部１４５．１５
０上の対応トレース１５３と電気的に接続する。
ＩＣチップ１８０からボンディング用棚部のトレース１
５３へ延びるワイヤ１６５の長さを最小限に抑えるため
、空洞部の床面１３５からの第１のボンディング用棚部
１４５の高さを空洞部の床面１３５からのＩＣチップ１
６０の高さに非常に近いものにする。さらに、ＩＣチッ
プ１６０から延びる各ボンディングワイヤ１６５間の距
離をピッチとして定義するが、ＩＣチップではこの距離
は０．０１０ｃｍ（０，００４イチ）のオーダである。
ボンディングワイヤ１６５は通常ボンディング用棚部１
４５．１５０上のトレース１５３に接合される。典型的
なＩＣチップ１６０に固着されるボンディングワイヤ間
のピッチは非常に小さいため、現在用いられているワイ
ヤボンディング法によりワイヤ１６５を１４５で示すよ
うな単一の棚部に固着するのはこの現在の製造技術を限
界を超えている。この解決策として、ボンディングワイ
ヤ１６５をそれらがチップ１１ｉ０から延びるところで
はほぼ平行な関係に保ち、それらの間の距離をピッチと
同じ大きさにするが、ワイヤが固着されるトレース１５
３を複数の棚部に沿って互い違いにする。このようにす
ると、２つの棚部を用いるため、単一の棚部上の２つの
隣接するボンディングワイヤ１６５間の距離はＩＣチッ
プ接続部におけるピッチの２倍に等しくなり、ワイヤ１
６５をボンディング用棚部１４５゜１５０の表面上のト
レース！５３に接合可能となる。
ＩＣチップ１６０から出るワイヤ１８５のピッチがこれ
よりも大きい場合、単一のボンディング用棚部１４５だ
けを用いても良い。
ボンディング用棚部１４５．１５０は空洞部の壁部１４
０の全長に亘って延びていないことを注意されたい。こ
のため減結合キャパシタ１７０のような他のコンポーネ
ントをＩＣチップ１６０と共に空洞部１３０内に取り付
けることが可能となる。減結合キャパシタ１７０とボン
ディング用棚部１４５．１５０上のトレース１５３との
間の電気的接続はボンディングワイヤ１７５によって行
なうことができる。
さらに、必要に応じて、空洞部の床面の一部または全部
を金属化し、キャパシタ１７０に電気的に接続して、キ
ャパシタ１７０の一方の端子にボンディングワイヤ１７
５を固着し、空洞部の床面上にあるキャパシタ１７０の
他方の端子に第２の固着を行なうようにしてもよい。金
属化したセグメント（図示せず）を次いでトレースによ
り本体１１５内の導電路に電気的に接続する。
典型的なトレース１５３の幅は約０．０１０ｃｍ　（０
，００４インチ）である。この大きさはボンディングワ
イヤ１６５を固着するには受は入れ可能なものであるが
、チップキャリアに外部から接続を行なうための領域を
提供する点からみれば実際的でない。
さらに、上述したように、本体１１５の製造時、本体を
構成するセラミックス材料が収縮する傾向がある。この
ために、平坦な頂面１２０上の導電路１５５の位置にお
ける本体１１５の収縮は一様である。本体の形成に用い
るセラミックス材料の収縮は一様であり且つ予測可能な
収縮誤差の範囲があるが、基部を製造した後におけるパ
ッドの位置を正確に知ることは非常に困難である。従っ
て、チップキャリア上における外部からのコンタクトポ
イントの位置が解っているチップキャリアを提供するこ
とが重要となる。
トレース１５３及び導電路１５５を説明を簡単にするた
め電気的コネクタと呼ぶ。本体１１５の最初の設計及び
本体内の導電路１５５の位置を計算により本体１１５が
収縮しても導電路１５５が正しい位置にくるようにする
ことが可能であるが、これはかなり複雑な手続きを必要
とするため本発明が簡単な解決法を提供する。整列及び
電気接続用手段２００は中央開口２１０を有する薄く平
坦な電気絶縁性矩形層２０５より成る。この層２０５に
は複数のコンタクトバッド２１５が設けられ、整列及び
電気接続手段２００を本体１１５の平坦な頂面１２０上
に配置すると、コンタクトパッド２１５が本体１１５の
平坦な頂面１２０を貫通する導電路１５５とほぼ整列す
る関係となる。各コンタクトパッド２１５の半径は均等
であり導電路１５５の半径よりも意図的に大きくしであ
る。
各コンタクトパッド２１５の半径は本体を構成するセラ
よツク材料、導電路の半径及びコンタクトパッド２１５
と対応導電路１５５との間の所望されるオーバーラツプ
の程度を含む多数の要因により決定される。
本体１１５の端縁部の収縮が最も大きいため、この端縁
部における収縮の量を計算してこの値をバッド２１５と
導電路１５５との間の所望のオーバーラツプの大きさを
表わす値と共に導電路１５５の半径に加える。この和を
バッド２１５の最小半径の値として用いると、それぞれ
の導電路との接触を確実にし且つ少なくとも所望のオー
バーラツプが得られるパッドのサイズが決まる９本体１
１５の表面上の層２０５についてはパッド２１５をそれ
ぞれの導電路１５５上に位置させるためのものとして説
明したが、バッド２１５を１ｉ１２０５を用いずに導電
路１５５上に直接配置することは全く問題ない。
しかしながら、パッド２１５のサイズは同じものとする
。次に本体１１５上のグラウンドバッド２２０について
考察する。バッド２１５が導電路１５５に接続されるの
と同様、グラウンドパッド２２０も導電路に接続される
。これらは大きいサイズを持つため、１つのグラウンド
バッド２２０により２個以上の導電路１５５をカバーさ
せるか或いは導電路をグラウンドバッド２２０の形状と
一致するように設計することもできる。本体１１５の内
側周面の周りに１！部２２５を設けてｉｉｉ　２３０に
より空洞部１３０が覆われチップ１６０が空洞部１３０
内に封止されるようにしてもよい。
第３及び４図はそれぞれ第２図に示したチップキャリア
の平面図及び断面図である。第２図に示した同一部品は
第３及び第４図においても同一の参照番号により指示さ
れる。
第５図はチップキャリア１００の使用例を示す。
チップキャリアのコンタクトパッド２１５はＰＷＢ３０
０上の係合用パッド（図示せず）と整列する関係にある
。
チップキャリア１００をＰ　Ｗ　Ｂ　３００に固定する
には種々の方法がある。コンタクトパッド２１５をＰ　
Ｗ　Ｂ　３０Ｇ上の相互接続パッドに直接はんだ付けし
てもよい、しかしながら、この場合チップキャリア１０
０とＰ　Ｗ　Ｂ　３００との間のはんだ接合部を点検し
てその接続が完全であるか否かを検証するのは困難であ
る。さらに、チップキャリア１００をＰ　Ｗ　Ｂ　３０
０から取り外すことが必要な場合、チップキャリア上の
最も内側のコンタクトパッド２１５は接近不能なためチ
ップキャリア１００をＰ　Ｗ　Ｂ　３００から取り外す
ことは困難であろう。
チップキャリア１００をＰ　Ｗ　Ｂ　３００に固定する
第２の好ましい方法として変形自在な圧着インターフェ
イス２４０を用いる方法がある。変形自在な圧着インタ
ーフェイス２４０を第６図に示す、絶縁性の平坦なフレ
ーム２４５が、コンタクトパッド２５０を形成すべくフ
レーム１４５内の孔部に挿入した細い導電ワイヤ製の織
り物状詰め物を有する。
コンタクトパッド２５０はＰＷＢの相互接続パッド及び
コンポーネントのコンタクトパッドと整列する関係に配
列されている。コンポーネントの変形自在なインターフ
ェイス２４０はｔｈｅ　Ｃ１ｎｃｈＣｏｎ＋ｐａｎｙに
よりＣＩＮ：：＾ＰＳＥ　”の商標名で製造されている
。変形自在な圧着インターフェイスには他の種類のもの
も市販されているが、キャリアの相互接続パッドとコン
ポーネントのコンタクトパッドとの間に電気的接触関係
が得られる限り何れを用いてもよい。
このインターフェイスはコンタクトパッド２１５とＰ　
Ｗ　Ｂ　３００上のコンタクトパッドとの間に配置する
。次いでチップキャリア１００を変形自在な圧着インタ
ーフェイス２４０がコンタクトバッド２１５トＰ　Ｗ　
Ｂ　３０Ｇのコンタクトパッドとの間において僅かに圧
縮されるようにＰ　Ｗ　Ｂ　３００に固定する。
チップキャリア１００をＰ　Ｗ　Ｂ　３００に固定する
１つの方法として、チップキャリア１００の周縁部の周
りにチップキャリア１００がＰ　Ｗ　Ｂ　３００に固定
されるようにエポキシ樹脂を用いる方法がある。
チップキャリア１００をＰ　Ｗ　Ｂ　３００に固定する
もう１つの方法は、Ｐ　Ｗ　８３００と共に平坦なプレ
ート３１０を用いてチップキャリア１０Ｇを変形自在な
圧着インターフェイス２４０に対して圧縮し、これによ
り圧着インターフェイス２４０をＰ　Ｗ　Ｂ　３００に
圧縮することである。その後平坦なプレー）　３１Ｇを
Ｐ　Ｗ　Ｂ　３００に別の手段で固定する。これを行な
う方法としてはボルトのような機械的手段によるか或い
は平坦なプレート３１ＯとＰ　Ｗ　Ｂ　３００との間に
スペーサーを用い、その両方をエポキシ樹脂で固定する
ことである。
本発明の特徴の１つとして、平坦なプレート３１０を熱
伝導性材料で形成しプレート３１０を熱シンクとして働
かせる。この構成によるとＩＣチップ１６０から前述し
た空洞部が上向きのチップキャリアの場合とは全く異な
る熱伝達路が得られるためこれは非常に重要な特徴であ
る。この熱伝達路は本体１１５をその厚さ方向に横断し
てコンタクトパッド２１５からＰ　Ｗ　Ｂ　３０Ｇに延
びる必要はない。熱伝達を生ぜしめる非常に短い且つ効
率のよい熱伝導路が得られる。ＩＣチップ１６０を空洞
部の床面１３５に取り付けると、矢印３１５で示す熱伝
達路が空洞部の床面から直接熱シンクとして働く平坦な
プレート３１０へ延びる。チップキャリア１００に熱シ
ンクを直接付着させるため第１図の従来型の熱除去方法
よりも非常に短い熱伝達路が形成されるので熱の除去が
非常に効率よく行なわれる。
第５図に示す熱伝達路の熱インピーダンスの予測値はほ
ぼ０．４６℃／ワットである。これは本体１１５が酸化
アルミニウムのセラミックスで形成され空洞部の床の厚
みが０．０３８ｃｍ（０，０１５インチ）であるとした
場合、の計算結果である。第１図に示す空洞部が上向き
のチップキャリアの熱インピーダンスの予測値は３．６
４℃／ワットである。第１図のチップキャリアと第５図
のチップキャリアとの間の熱伝達効率を比較すると本発
明のものが一段と優れていることがわかる。
最後に、基部１１５と棚部１４５．１５０は同一材料で
形威し、この材料としてはセラミックスである酸化アル
ミニウム、ベリリアまたは窒化アルミニウムの１つを用
いるとよいことに注意されたい。
本発明を特定の実施例につき説明したが、本発明の精神
及び範囲から逸脱することなく多数の変形例または設計
変更が当業者にとっては容易に想到されるであろう。こ
れらの変形例及び設計変更は全て本発明の精神及び範囲
内に含まれるものと理解されたい。
【図面の簡単な説明】
第１図は、パッドグリッドアレーを有する従来型の空洞
部上向きのチップキャリアを示す断面図である。 第２図は、パッドグリッドアレーを有する空洞部が下向
きのチップキャリアを示す斜視図である。 第３図は、第２図に示したパッドグリッドアレーを有す
る空洞部が下向きのチップキャリアの平面図である。 第４図は、第２図に示したパッドグリッドアレーを有す
る空洞部が下向きのチップキャリアの断面図である。 第５図は、空洞部が下向きのチップキャリアをＰＷＢと
熱シンクとの間に配置して熱伝達の最適化を図る態様を
示す。 第６図は、ＰＷＢとチップキャリアとを電気的相互接続
する変形自在な圧着インターフェイスを詳細に示す斜視
図である。 １００・・・・チップキャリア １１５・・・・本体 １３０・・・・空洞部 １４５．１５０・・・・ボンディング用棚部１５３　・
・・・トレース １５５・・・・導電路 １６０・・・・ＩＣチップ １８５　・・・・ボンディングワイヤ ２００・・・・整列及び電気的接続手段２１５・・・・
コンタクトパッド ２４０・・・・変形自在な圧着インターフェイス３００
・・・・プリント配線板（ＰＷＢ）３１０・・・・平坦
なプレート

Claims (5)

    【特許請求の範囲】
  1. （１）平坦な頂面、平坦な底面及び突出した複数のチッ
    プ接続部を有するＩＣチップが取り付けられる床面と壁
    部とを有する空洞部より成り、外側表面を有する少なく
    とも１つのボンディング用棚部が空洞部の壁部に沿って
    空洞部の床面から延びる、電気絶縁性の材料で形成した
    本体と、各々が本体の頂面において所定のパターンを形
    成するように終端する第１の端部とボンディング用棚部
    の外側表面において終端する第２の端部とを有する、本
    体内部の導電性材料で形成した複数の導電路と、各チッ
    プ接続部から対応導電路の第２端部へそれらの間に電流
    路を形成するように延びる電気的接続手段と、本体に固
    定されて空洞部を完全に覆うカバープレートと、本体の
    空洞部の開口と整列関係にある開口を有し、複数のコン
    タクトパッドが貫通する、本体の頂面に固定した平坦な
    電気絶縁層とより成り、各コンタクトパッドが本体から
    の関連の１つの導電路の第１端部と接触し、且つその関
    連の導電路より大きい横断面積を有し、さらに各コンタ
    クトパッドが電気絶縁層を正確な所定の位置で貫通する
    ことにより本体の製造に起因する導電路の第１端部の位
    置の寸法上のばらつきを補償し、かくして導電路の第１
    端部と、係合される外部の電気接続部との間に整列及び
    電気的接続関係が得られることを特徴とするＩＣチップ
    ・キャリアパッケージ。
  2. （２）空洞部内に取り付けた少なくとも１つのキャパシ
    タをさらに備えることを特徴とする請求項第（１）項に
    記載のＩＣチップ・キャリアパッケージ。
  3. （３）平坦で変形自在な圧着インターフェイスが電気絶
    縁層のコンタクトパッドと隣接し接触する関係にあり、
    このため前記インターフェイスが電気絶縁層と、係合す
    るコンポーネントの表面との間で圧縮されると撓曲して
    電気絶縁層のコンタクトパッドと、係合されるコンポー
    ネント上のコンタクトとの間に電流路を形成することを
    特徴とする請求項第（１）項に記載のＩＣチップ・キャ
    リアパッケージ。
  4. （４）電気的接続手段がそれぞれチップの接続部とボン
    ディング用棚部の表面の対応導電路との間で電気的接続
    を行なうように接合された複数のワイヤであることを特
    徴とする請求項第（３）項に記載のＩＣチップ・キャリ
    アパッケージ。
  5. （５）本体の電気絶縁性材料が酸化アルミ ニウム、ベリリア及び窒化アルミニウムより成る群から
    選択したセラミックスであることを特徴とする請求項第
    （４）項に記載のＩＣチップ・キャリアパッケージ。
JP2122868A 1989-05-11 1990-05-11 Ｉｃチップ・キャリアパッケージ Expired - Lifetime JP2724312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US350,872 1989-05-11
US07/350,872 US5027191A (en) 1989-05-11 1989-05-11 Cavity-down chip carrier with pad grid array

Publications (2)

Publication Number Publication Date
JPH0341752A true JPH0341752A (ja) 1991-02-22
JP2724312B2 JP2724312B2 (ja) 1998-03-09

Family

ID=23378558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2122868A Expired - Lifetime JP2724312B2 (ja) 1989-05-11 1990-05-11 Ｉｃチップ・キャリアパッケージ

Country Status (2)

Country Link
US (1) US5027191A (ja)
JP (1) JP2724312B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349177A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置とその製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452752B1 (en) * 1990-04-16 1996-12-18 Fujitsu Limited Chip carrier for enabling production of high performance microwave semiconductor device by disposing semiconductor chip thereon
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5478420A (en) * 1994-07-28 1995-12-26 International Business Machines Corporation Process for forming open-centered multilayer ceramic substrates
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
FR2789541B1 (fr) 1999-02-05 2001-03-16 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
US6362972B1 (en) * 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
US6395998B1 (en) * 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
WO2002027792A2 (en) * 2000-09-27 2002-04-04 Conexant Systems, Inc. Low inductive wire bond chip packaging
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US7042067B2 (en) * 2002-03-19 2006-05-09 Finisar Corporation Transmission line with integrated connection pads for circuit elements
US7254149B2 (en) 2002-03-19 2007-08-07 Finisar Corporation Submount, pedestal, and bond wire assembly for a transistor outline package with reduced bond wire inductance
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6954360B2 (en) * 2003-08-22 2005-10-11 Nokia Corporation Thermally enhanced component substrate: thermal bar
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US7190056B2 (en) * 2004-03-31 2007-03-13 Nokia Corporation Thermally enhanced component interposer: finger and net structures
US7489517B2 (en) * 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
US7629683B1 (en) * 2006-02-28 2009-12-08 Juniper Networks, Inc. Thermal management of electronic devices
US9490188B2 (en) * 2014-09-12 2016-11-08 International Business Machines Corporation Compute intensive module packaging
US9496194B2 (en) 2014-11-07 2016-11-15 International Business Machines Corporation Customized module lid
WO2022011202A1 (en) 2020-07-09 2022-01-13 GT Technologies Rocker arm assembly
US20240206066A1 (en) * 2022-12-20 2024-06-20 Qualcomm Incorporated Hybrid circuit board device to support circuit reuse and method of manufacture

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785244A (en) * 1980-11-18 1982-05-27 Fujitsu Ltd Semiconductor device
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
JPS58197863A (ja) * 1982-05-14 1983-11-17 Nec Corp 半導体装置
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit
US4506938A (en) * 1982-07-06 1985-03-26 At&T Bell Laboratories Integrated circuit chip carrier mounting arrangement
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4513353A (en) * 1982-12-27 1985-04-23 Amp Incorporated Connection of leadless integrated circuit package to a circuit board
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
GB2164213B (en) * 1984-09-06 1988-07-13 Nec Corp Structure for connecting leadless chip carrier
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4648666A (en) * 1985-07-03 1987-03-10 Amp Incorporated Electrical connector
US4760335A (en) * 1985-07-30 1988-07-26 Westinghouse Electric Corp. Large scale integrated circuit test system
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
US4676564A (en) * 1985-10-28 1987-06-30 Burroughs Corporation Access device unit for installed pin grid array
US4703984A (en) * 1985-10-28 1987-11-03 Burroughs Corporation Flexible access connector with miniature slotted pads
JPS62112354A (ja) * 1985-11-12 1987-05-23 Nippon Telegr & Teleph Corp <Ntt> 集積回路パツケ−ジ
US4750089A (en) * 1985-11-22 1988-06-07 Texas Instruments Incorporated Circuit board with a chip carrier and mounting structure connected to the chip carrier
US4699593A (en) * 1986-01-14 1987-10-13 Amp Incorporated Connector having contact modules for a substrate such as an IC chip carrier
US4733172A (en) * 1986-03-08 1988-03-22 Trw Inc. Apparatus for testing I.C. chip
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
JPS63250845A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 半導体パツケ−ジ構造体
US4807019A (en) * 1987-04-24 1989-02-21 Unisys Corporation Cavity-up-cavity-down multichip integrated circuit package
JPS63301552A (ja) * 1987-06-01 1988-12-08 Nec Corp 配線基板
JP2517024B2 (ja) * 1987-12-08 1996-07-24 新光電気工業株式会社 セラミックパッケ―ジとその製造方法
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
US4933808A (en) * 1989-05-11 1990-06-12 Westinghouse Electric Corp. Solderless printed wiring board module and multi-module assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349177A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2724312B2 (ja) 1998-03-09
US5027191A (en) 1991-06-25

Similar Documents

Publication Publication Date Title
JP2724312B2 (ja) Ｉｃチップ・キャリアパッケージ
US4933808A (en) Solderless printed wiring board module and multi-module assembly
US4763188A (en) Packaging system for multiple semiconductor devices
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6869827B2 (en) Semiconductor/printed circuit board assembly, and computer system
US5343366A (en) Packages for stacked integrated circuit chip cubes
US5943213A (en) Three-dimensional electronic module
EP1327265B1 (en) Electronic module having canopy-type carriers
JPH0325023B2 (ja)
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US6540525B1 (en) High I/O stacked modules for integrated circuits
KR100386018B1 (ko) 스택형반도체디바이스패키지
US4885662A (en) Circuit module connection system
US6684493B2 (en) Vertically mountable interposer, assembly and method
JPH02239651A (ja) 半導体装置およびその実装方法
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
US6329594B1 (en) Integrated circuit package
US20030155641A1 (en) Enhanced chip scale package for wire bond dies
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH05275838A (ja) 電子装置用モジュール
US20020023766A1 (en) Method and apparatus for polygonal heat slug
JPS62179794A (ja) 電気回路配線板
JPS63272059A (ja) 半導体装置および半導体装置を基板に実装した装置
JPH11260959A (ja) 半導体パッケージ
JPH0467664A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970729

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13