JPH0341812A - デューテイ比可変パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータ・システムにおいてプ
ログラムにより任意のデユーティ比のパルスを発生させ
るデユーティ比可変パルス発生回路に関するものである
。

〔従来の技術〕

従来のこの種の回路のブロック図を第３図に示す。同図
にかいて、１はカウンタ２にカウント値を設定するプリ
セットデータバス、３はプリセットデータをカウンタ２
に書き込むデータセット信号、４はカウンタ２を動作さ
せるイネーブル信号、５は基準タイミング、６はリセッ
ト信号、Ｔはカウンタ２が所定のカウント値に達した時
に出力されるキャリー出力、８ばＪ−にフリップフロッ
プ、９は出力信号である。オた、２２はＮＯＲ（ノア）
回路、２６はインバータである。

次に動作について説明する。パワーオン時、リセット信
号６によりカウンタ２はリセットされる。

マイクロコンピュータシステムに卦いて、必要なパルス
幅は基準タイミング５の周期にカウント数を乗じた値で
設定されるが、あらかじめデータバスよりカウント数を
レジスタにセットしておく。

この値をプリセットデータバス１に流し、データセット
信号３によりＮＯＲ回路２２を介してカウンタ２にロー
ドする。イネーブル信号４が無効の時、Ｊ−にフリップ
フロップ８はリセットされる。

イネーブル信号４が有効になると、カウンタ２は基準タ
イミング５によって、セットした値よシカラントアップ
を始める。そしてカウント値が所定の値に達した時、カ
ウンタ２はキャリー信号７を出力する。このキャリー信
号７が出力されると、Ｊ−にフリップフロップ８は基準
タイミング５の立上がυで出力信号９を前の状態から反
転させるとともに、カウンタ２にはプリセット値が再び
ロードされる。

このようにして、カウンタ２はイネーブル信号４が有効
の間に、プリセット値から所定のカウント信号での一定
時間毎にキャリー信号７を出力し、Ｊ−にフリップフロ
ップ８はキャリー信号７が出力されるたびに出力信号９
を前の状態から反転させることになる。つｉｂプリセッ
ト値から所定のカウント値１での時間のパルス幅を持つ
出力信号９が出力される。

〔発明が解決しようとする課題〕

しかし、従来のパルス発生回路は、以上のように構成さ
れているので、カウンタに設定した一定時間毎のキャリ
ー信号をもとに、Ｊ−にフリップフロップの出力を反転
させているために、パルス波形の反転する時間間隔が一
定、すなわちパルス波形のデユーティが５０％のみに限
られるという問題点があった。

本発明は上記のような問題を解消するためになされたも
ので、プログラムによりパルス幅のみならず、パルス波
形のデユーティ比もセットすることのできるデユーティ
比可変パルス発生回路を得ることを目的とする。

〔課題を解決するための手段〕

本発明に係るデユーティ比可変パルス発生回路は、２個
のカウンタにそれぞれデータを設定し、一定時間毎にＪ
−にフリップフロップの出力を反転させ、かつ２個のカ
ウンタのイネーブル信号を制御するようにしたものであ
る。

〔作　用〕

本発明においては、２個のカウンタにそれぞれデータを
設定し、交互にカウンタを動作させることによう、それ
ぞれのカウンタに設定した時間間隔毎にＪ−にフリップ
フロップの出力を反転させ、設定したカウント数の比を
もつデユーティのパルスを発生できる。

〔実施例〕

以下、本発明の一実施例について説明する。

第１図は本発明の一実施例によるデユーティ比可変パル
ス発生回路のブロック図であシ、同図において、上記従
来の回路と同一符号は同−渣たは相当機能部分を示す。

渣た、１０は第１カウンタイネーブル信号、１１は第２
カウンタプリセツトデータバス、１２は第２カウンタ、
１３は第２カウンタデータセツト信号、１４は第２カウ
ンタキヤリー信号である。なお、図中２１はＡＮＤ　（
アンド）回路、２３はＮＯＲ回路、２４はインバータで
ある。

次に、第１図の実施例回路の動作について説明する。パ
ワーオン時、リセット信号６により、第１カウンタ２．
第２カウンタ１２はリセットされる。マイクロコンピュ
ータ・システムにおいて、第１カウンタ２．第２カウン
タ１２それぞれにセットするデータを第１カウンタプリ
セツトデータバス１．第２カウンタプリセツトデータバ
ス１１に流して訃〈。第１カウンタデータセツト信号３
により第１カウンタ２に第１カウンタプリセツトデータ
バス１の内容が取シ込１れる。同様に、第２カウンタデ
ータセツト信号１３により、第２カウンタプリセツトデ
ータバス１１の内容が、第２カウンタ１２に取シ込筐れ
る。カウンタイネーブル信号４が無効の時、Ｊ−にフリ
ップ７０ツブ８はリセットされ、第２カウンタ１２のイ
ネーブルに接続されている出力信号９は無効となってい
る。

この時、第１カウンタイネーブル信号１０は有効となっ
ている。

カウンタイネーブル信号４が有効になると、基準タイミ
ング５により第１カウンタ２がカウントを始め、所定の
カウント値に達すると第１カウンタキヤリー信号７が出
力されるとともに、第１カウンタ２にプリセットデータ
が再びロードされる。

この第１カウンタキヤリー信号７によう、Ｊ−にフリッ
プフロップ８は出力信号９を反転させ、第ｌカウンタイ
ネーブル信号１０は無効となシ、第１カウンタ２はカウ
ントをストップし、第２カウンタ１２がカウントを開始
する。第２カウンタ１２が所定のカウント値に達すると
、第２カウンタキヤリー信号１４が出力されるとともに
、第２カウンタ１２にプリセットデータが再びロードさ
れる。

この第２カウ／タキヤリー信号１４によりＪ−にフリッ
プフロップ８は出力信号９を反転させ、第２カウンタ１
２はカウントをストップし、第１カウンタイネーブル信
号１０が有効になう、第１カウンタ２がカウントを開始
する。

以下、カウンタイネーブル信号４が有効である期間、第
１カウンタ２と第２カウンタ１２はそれぞれの所定時間
のカウント終了後に交互に入れかわり、出力信号９はそ
のたびに出力を反転する。

このような回路では、第１カウンタ２．第２カウンタ１
２それぞれに設定するプリセットデータにより出力信号
９の反転の時間、っ″１シパルス幅とデユーティ比を変
えることができる。

なお、上記実施例では２個のカウンタを用いたが、第２
図のようにプログラマブルインターバルタイマ１Ｔを用
いてもよい。このプログラマブルインターバルタイマ１
７ば、カウンタイネーブル有効期間中、あらかじめ設定
した時間間隔毎にキャリー信号を出力するモードを持っ
ておシ、上記実施例と同様の効果を奏する。さらに、プ
ログラマブルインターバルタイマ１７を用いれば、直接
システムデータバス１５．システムアドレスバス１６、
リード信号１８．ライト信号１９．チップセレクト信号
２０を使って、ダイレクトにプリセットデータを書き込
むことができるので、上記実施例で必要であった第１カ
ウンタプリセツトデタバス１．第２カウンタブリセツト
デゴタバス１１のデータを保持するためのレジスタ等の
必要がないため、使用するＩＣの個数が減り、実装面積
が大幅に減少できる効果がある。なか、第２図中２５は
インバータである。

〔発明の効果〕

以上のように、本発明に係るデユーティ比可変パルス発
生回路によれば、２個のカウンタにそれぞれデータをセ
ットすることにょシ、設定した時間間隔で出力を反転さ
せることができるように構成したので、設定したデユー
ティのパルスを発生できる効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例によるデユーティ比可変パル
ス発生回路を示すブロック図、第２図は本発明の他の実
施例によるデユーティ比可変パルス発生回路を示すブロ
ック図、第３図は従来のパルス発生回路のブロック図で
ある。 １・・・・第１カウンタプリセツトデータバス、２・◆
・・第１カウンタ、３・・・・第１カウンタデータセツ
ト信号、４−・・・カウンタイネーブル信号、５・・・
−基準タイミング、６・・・・リセット信号、７・・・
・第１カウンタキヤリー信号、８・・・・Ｊ−にフリッ
プフロップ、９・・・・出力信号、１Ｇ・・・・第１カ
ウンタイネーブル信号、１１・・・・第２カウンタプリ
セツトデータバス、１２・・・・第２カウンタ、１３・
・・・第２カウンタデータセツト信号、１４・・・・第
２カウンタキヤリー信号、１５・・・・システムデータ
バス、１６・・・・システムアドレスバス、１７・ｅ・
自プログラマブルインターバルタイマ、１８・・・・！
Ｊ　−）”信号、１９・・・・ライト信号、２ｏ・・・
・チップセレクト信号。

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータ・システムにおいて、システムの
   データバス、アドレスバス、リード信号、ライト信号、
   チップセレクト信号、及びシステムクロックに接続され
   た２個のタイマと、その一方のタイマの出力でもう一方
   のタイマのイネーブルを制御するＪ−Ｋフリップフロッ
   プとを備え、プログラムにより設定したデューティ比の
   パルスを発生させることを特徴とするデューティ比可変
   パルス発生回路。