JPH04175937A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH04175937A
JPH04175937A JP2305497A JP30549790A JPH04175937A JP H04175937 A JPH04175937 A JP H04175937A JP 2305497 A JP2305497 A JP 2305497A JP 30549790 A JP30549790 A JP 30549790A JP H04175937 A JPH04175937 A JP H04175937A
Authority
JP
Japan
Prior art keywords
timer
reload
overflow signal
set values
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2305497A
Other languages
English (en)
Inventor
Hideo Yamashita
山下 秀夫
Shiyuuji Kumise
修二 久見瀬
Hideo Matsui
秀夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2305497A priority Critical patent/JPH04175937A/ja
Publication of JPH04175937A publication Critical patent/JPH04175937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイマ及びリロードレジスタを内蔵しているマ
イクロコンピュータに関するものである。
〔従来の技術〕
第2図はタイマ及びリロードレジスタを内蔵している従
来のマイクロコンピュータのブロック図である。タイマ
6にはカウントソース入力線1を介してカウントソース
C3が与えられ、リロード線2を介してリロードレジス
タ5の設定値が与えられる。タイマ6のオーバフロー信
号たる出力信号S0は、出力信号線3へ出力され、割込
み要求信号SAは割込み信号線4へ出力される。
次にこのマイクロコンピュータの動作を説明するタイマ
6はカウントソース入力線1から与えられたカウントソ
ースC8を計数し、タイマ6の計数値がそれに与えられ
ている設定値に達してオーバフローすると出力信号線3
の出力信号S0を反転させるとともに、割込み要求信号
線4の割込み要求信号SAを“H”レベルに設定する。
また同時に、リロードレジスタ5の設定値をタイマ6に
与える。
〔発明が解決しようとする課題〕
前述した従来のマイクロコンピュータのタイマは、リロ
ードレジスタから与えられた設定値に応じた所定時間間
隔でオーバフロー信号を出力する。
そのためオーバフロー信号を出力する時間間隔を変更す
る場合は、タイマの計数値が所定値に達してオーバフロ
ーした後に、次の設定値をリロードレジスタに与える必
要がある。あるいは設定値が異なるタイマを複数個用い
る必要がある。しかし、マイクロコンピュータに内蔵さ
れているタイマはその数に限度があるため、異なる設定
値を設ける数が限定されるという問題がある。
本発明は斯かる問題に鑑み、タイマの計数値が所定値に
達してオーバフローする都度、タイマに与えるリロード
レジスタの設定値を書換える必要がなく、オーバフロー
信号が出力される時間間隔を異ならせ得るマイクロコン
ピュータを提供することを目的とする。
〔課題を解決するための手段〕
本発明に係るマイクロコンピュータは、単一のタイマと
複数のリロードレジスタとを備えて構成する。
〔作用〕
リロードレジスタの設定値をタイマに与える。
タイマは与えられた設定値を計数し、設定値に達すると
オーバフロー信号を出力する。オーバフロー信号を出力
すると、異なるリロードレジスタの設定値をタイマに与
える。それによりタイマはオーバフロー信号を出力する
都度、異なるリロードレジスタから与えられた設定値の
計数を開始する。
よって、タイマがオーバフロー信号を出力する都度、リ
ロードレジスタの設定値を変更せずに、タイマがオーバ
フロー信号を出力する時間間隔を異ならせることができ
る。
〔実施例〕
以下本発明をその実施例を示す図面により詳述する。
第1図は本発明に係るマイクロコンピュータのブロック
図である。タイマ6には、カウントソース入力線1を介
してカウントソースCsが与えられ、タイマ6の計数値
が設定値に達したときにタイマ6が出力するオーバフロ
ー信号Svはフリップフロップ7へ与えられる。フリッ
プフロップ7は出力信号線3へ出力信号S0を出力し、
割込み要求信号線4へ割込み要求信号SAを出力する。
前記カウントソースC3及び前記オーバフロー信号S0
は、夫々3人カアンド回路(以下アンド回路という)8
,9の入力端子へ入力される。フリップフロップ7の出
力信号S0はアンド回路8の入力端子及びアンド回路9
のローアクティブの入力端子へ入力される。リロードレ
ジスタ5Aのりロード信号SLは3ステートバツフア(
以下バッファというNO及びリロード線2を介して前記
タイマ6へ、リロードレジスタ5Bのりロード信号S。
はバッファ11及びリロード線2を介してタイマ6へ与
えられる。バッファ10にはアンド回路8の出力が与え
られ、バッファ11にはアンド回路9の出力が与えられ
る。
次にこのように構成したマイクロコンピュータの動作を
説明する。
いま、例えばリロードレジスタ5八に、リロードレジス
タ5Bの設定値より大きい設定値を設定し、初めにリロ
ードレジスタ5Aの設定値のりロード信号S、をバッフ
ァ10及びリロード線2を介してタイマ6に与え、フリ
ップフロップ7をセット状態にするものとする。タイマ
6はカウントソースC8を計数し、計数値が設定値に達
するとタイマ6は“H″レベルオーバフロー信号Svを
出力し、それがフリップフロップ7へ与えられてフリッ
プフロップ7の出力信号S0は“L”レベルに保持され
る。それによりアンド回路8の入力端子には“L”レベ
ルの出力信号S0が入力されて論理が不成立になり、バ
ッファ10はオフ状態になる。−方、アンド回路9のロ
ーアクティブの入力2端子には“L″レベル出力信号S
0が入力されて、論理が成立し、アンド回路9の出力に
よってバッファ11がオン状態になる。そうすると、リ
ロードレジスタ5Bの設定値のりロード信号SLがバッ
ファ11及びリロード線2を介してタイマ6に与えられ
る。そしてタイマ6は新たに与えられた設定値に計数値
が達すると“H”レベルのオーバフロー信号Svをフリ
ップフロップ7へ入力し、その出力は“H”レベルに反
転して保持される。それによりアンド回路9のローアク
ティブの入力端子に“H”レベルの出力信号S0が入力
されて、その論理が不成立になり、一方、アンド回路8
の論理が成立する。そしてアンド回路8の出力がバッフ
ァ10に与えられてバッファ10はオン状態になり、リ
ロードレジスタ5への設定値がタイマ6に与えられる。
このようにしてタイマ6がオーバフロー信号Svを出力
する都度、リロードレジスタ5への設定値と、リロード
レジスタ5Bの設定値とが交互にタイマ6に与えられる
。そしてタイマ6がリロードレジスタ論から与えられた
設定値を計数する場合にはオーバフロー信号Svが出力
されるまでの時間が長くなり、リロードレジスタ5Bか
ら与えられた設定値を計数する場合にはオーバフロー信
号Svが出力されるまでの時間が短くなり、オーバフロ
ー信号Svが“H”レベルにある時間と“L”レベルに
ある時間が相異する。それにより、フリップフロップ7
が出力する出力信号S0及び割込み要求信号SAのパル
スのデユティを適宜設定できる。
そして、リロードレジスタ5A、5Bの設定値を書換え
しなくても出力信号S0のデユティ又は割込み要求信号
Saを出力する時間間隔を異ならせることができる。
なお、リロードレジスタ5A又は5Bの設定値あるいは
リロードレジスタ5A及び5Bの設定値を変更すれば、
出力信号S0のデユティを変更でき、また割込み要求信
号SAを出力する時間間隔を変更することができる。こ
の場合、タイマ6の動作を中止させてリロードレジスタ
5A 、 5Bの設定値を書換えるのが望ましい。
本実施例ではりロード4レジスタ5Aの設定値を、リロ
ードレジスタ5Bの設定値より大きくしたが、それは単
なる例示である。またリロードレジスタの数は2個に限
定されるものではない。
〔発明の効果〕
以上詳述したように本発明は、単一のタイマと、複数の
リロードレジスタとを用いて、リロードレジスタの設定
値を変更せずに出力信号のデユティを適宜に設定できる
。そのためマイクロコンピュータのタイマの使用効率を
高め得るマイクロコンピュータを提供できる優れた効果
を奏する。
【図面の簡単な説明】
第1図は本発明に係るマイクロコンピュータのブロック
図、第2図は従来のマイクロコンピュータのブロック図
である。 5A 、 5B・・・リロードレジスタ 6・・・タイ
マ7・・・フリップフロップ 8.9・・・アンド回路
10.11・・・3ステートバツフア なお、図中、同一符号は同一、又は相当部分を示す。 代理人    大   岩   増  雄S^ 第   2   図

Claims (1)

    【特許請求の範囲】
  1. (1)リロードレジスタから与えられた設定値を計数す
    るタイマの設定値を変更すべく構成してあるマイクロコ
    ンピュータにおいて、 単一のタイマと、複数のリロードレジスタとを備え、タ
    イマの計数値がそれに与えた設定値に達した場合に、タ
    イマがオーバフロー信号を出力し、出力する都度、各リ
    ロードレジスタの設定値を順次にタイマに与えるべく構
    成してあることを特徴とするマイクロコンピュータ。
JP2305497A 1990-11-08 1990-11-08 マイクロコンピュータ Pending JPH04175937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305497A JPH04175937A (ja) 1990-11-08 1990-11-08 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305497A JPH04175937A (ja) 1990-11-08 1990-11-08 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH04175937A true JPH04175937A (ja) 1992-06-23

Family

ID=17945878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305497A Pending JPH04175937A (ja) 1990-11-08 1990-11-08 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH04175937A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016521A (en) * 1997-12-01 2000-01-18 Mitsubishi Electric Semiconductor Systems Corporation Communication control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016521A (en) * 1997-12-01 2000-01-18 Mitsubishi Electric Semiconductor Systems Corporation Communication control device

Similar Documents

Publication Publication Date Title
US5448743A (en) General I/O port interrupt mechanism
JPH04175937A (ja) マイクロコンピュータ
JPH06348507A (ja) マイクロコンピュータ
JP2754654B2 (ja) マイクロコンピュータの出力制御回路
JPH0427730B2 (ja)
JPH027616A (ja) タイマ回路
JP3144811B2 (ja) 監視タイマ回路
JPH0341812A (ja) デューテイ比可変パルス発生回路
JP2953713B2 (ja) 半導体集積回路
JPH01280918A (ja) インターバルタイマ
JPH0683985A (ja) Pwm信号出力機能付きシングルチップ・マイクロコンピュータ
JPH047773A (ja) Dmaコントローラ
JP2002076884A (ja) パルススワロ方式pll回路
JPH0883242A (ja) アービタ回路
JP2648003B2 (ja) タイマカウンタ
JPH04150614A (ja) 集積回路装置
JPH0580089A (ja) タイマ装置
JPH0453450B2 (ja)
JPS60258650A (ja) マイクロコンピユ−タのタイマ装置
JPS58103016A (ja) バツフア−回路の電源制御装置
JPS6393220A (ja) 論理集積回路
JPS62131756A (ja) トライアツク制御回路
JPH04308909A (ja) パルス発生器
JPH0439784A (ja) マイクロコンピュータ
JPH02310730A (ja) レジスタ選択装置