JPH0150927B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明はマイクロプロセツサを用いた処理装置
において、処理のために必要なタイミングを設定
するためのタイマ回路に関するものである。

従来技術と問題点 マイクロプロセツサを用いた処理装置において
は、その処理を遂行するためにその処理内容によ
つて異なるタイミングを設定するための、種々の
タイマを必要とすることが多い。一般にはこのよ
うなタイマは、マイクロプロセツサに対して一定
時間ごとに割込みをかけ、これを時間基準として
用いてその回数をソフトウエアで計数することに
よつて、所定のタイミングを設定するようにして
いる。しかしながらこの場合の割込み時間として
は、マイクロプロセツサの処理能力を低下させな
い程度の比較的大きな値、例えば数十ms程度が
選ばれることが多く、従つてこのようなタイマに
よつて得られる時間値としては例えば秒単位とい
るような値に限られる。そのため上記の基準時間
より短いタイマや、基準時間の整数倍にならない
時間値を必要とするタイマ、および時間値の上下
限の許容範囲が狭いタイマを必要とする場合に
は、この方式のタイマを使用することができず、
別にハードウエアによつて構成したタイマを設け
なければならない。

第１図は従来から用いられているハードウエア
によるタイマ回路の構成を示している。同図にお
いて、１は基準クロツク源、２は計数回路であ
る。

第１図において、計数回路２はマイクロプロセ
ツサから与えられる計数開始信号に応じて、基準
クロツク源１の一定周期の基準クロツクを計数し
て、設定された計数値に達したとき計数終了フラ
グをオンにしてマイクロプロセツサに通知する。
計数設定値はソフトウエアによつて設定可能とす
ることもでき、またマイクロプロセツサに対する
通知は割込みによつてもよい。

第１図に示された従来のタイマ回路は、計数回
路と、計数回路とマイクロプロセツサとの間で計
数値の設定、計数開始および計数終了の指示、通
知等を行うためのインターフエース回路が必要で
あり、ハードウエアの複雑化と規模の増大を免れ
ない。

このように従来のタイマはソフトウエアによる
とハードウエアによるとを問わず、いずれも欠点
の多いものであつた。

発明の目的 本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、ダイレク
トメモリアクセス（以下DMAと略す）転送機能
を持つ処理装置において、短い時間値でも正確に
設定することができ、また各種の異なる時間値を
設定する上で融通性に富んでおり、かつタイマを
構成するためのハードウエアの増加を最小限に抑
えることができるタイマ回路を提供することにあ
る。

発明の実施例 第２図は本発明のタイマ回路の原理的構成を示
し、５はDMM回路、６は切替スイツチ、７は基
準クロツク源、８は周辺回路である。

DMA機能は通常、周辺回路とメモリとの間の
データ転送をマイクロプロセツサ内のレジスタを
介さずに直接行うことによつて、データ転送に要
する時間を短縮するために用いられるものであ
る。一方、マイクロプロセツサを用いた処理回路
において必要とするタイマは、通常、ある処理か
ら次の処理までの間の時間を規定するために用い
られるものであり、従つてタイマが必要となる場
合にはデータ転送を終了し動作停止の状態である
ことが多い。このような点に着目して、DMA回
路がデータ転送を行つていない期間にDMA回賂
路を利用してタイマとしての動作を行わせること
ができる。

第２図において切替スイツチ６は通常は周辺回
路８の側に切替えられていて、DMA回路５は周
辺回路８から送られる転送要求信号に応じて転送
動作を行つている。タイマとしての動作を行う場
合は、例えば図示されないマイクロプロセツサか
ら計時開始信号が与えられると、切替スイツチ６
は基板クロツク源７の側に切替えられて、基準ク
ロツクによつて作られた一定周期（ｔ）の転送要
求信号によつて１バイトごと転送動作を行い、所
定バイト数の転送終了によつて所定の時間経過を
知ることができる。

この場合、DMA回路に設定する転送バイト数
をＮとすれば、転送開始から転送終了までの時間
はNtであり、転送バイト数Ｎを任意に設定する
ことによつて任意の時間値を設定可能なタイマ回
路を実現できる。また転送要求信号の周期ｔは１
バイトのデータを転送可能な時間であつて、通常
十分短い時間である。

このように第２図のタイマ回路によれば、短い
時間値を設定できるとともに、時間値の設定上融
通性に富んだタイマか得られ、またタイマを構成
するためのハードウエアの増加も僅かである。こ
の際必要とする基準クロツツク源は処理装置内に
ある他のクロツクで代用でき、省略することも可
能である。

第３図は本発明のタイマ回路の一実施例の構成
を示している。同図において１１はDMA回路、
１２は切替ゲート、１３はマイクロプロセツサ
（MPU）、１４はメモリ、１５は周辺回路、１６
はバスである。DMA回路１１は転送バイト数カ
ウンタ２１、アドレス発生回路２２およびバス制
御回路２３からなつている。

第３図において、タイマとしての動作開始に先
立つてマイクロプロセツサ１３はアドレス発生回
路２２にアドレスの初期値を設定するとともに、
転送バイト数カウンタ２１に転送バイト数を設定
する。計時開始信号を与えられ転送要求信号を受
信すると、バス制御回路２３はマイクロプロセツ
サ１３に対してバス占有要求信号を送り、マイク
ロプロセツサ１３はバス１６の使用状態に応じて
許可信号をバス制御回路２３に返送する。基準ク
ロツク源からの転送要求信号に応じてバス制御回
路２３はゲート１２を制御し、これによつてアド
レス発生回路２２からメモリ１４に転送アドレス
が設定され、周辺回路１５からメモリ１４に対し
てデータが転送される。転送バイト数カウンタ２
１は１バイト転送ごとに減算し、同時にアドレス
発生回路２２は１バイト転送ごとに加算してメモ
リ１４におけるアドレスを順次変更し、このよう
にしてデータの転送が設定バイト数行われる。バ
イト数設定カウンタ２１の設定値が０になると、
計時終了を示す信号を発生し、これによつてデー
タ転送動作が終了するとともにタイマとしての動
作が終了する。なおデータの転送はメモリ１４か
ら周辺回路１５に対して行つてもよい。

このようなデータ転送は、所定の周期を有する
クロツクによつて行われ、従つて転送バイト数カ
ウンタに設定されたバイト数の転送終了によつ
て、所望のタイマ値を設定できる。転送終了をマ
イクロプロセツサ１３に通知する方法としては、
バス制御回路２３からマイクロプロセツサ１３に
割込みをかけてもよく、または転送バイト数カウ
ンタに設定値が０になつたことを示すフラグを立
てて、マイクロプロセツサ１３がこれを定期的に
読み取ることによつて知るようにしてもよい。な
お上述の動作におけるデータ転送はDMA回路に
おけるカウンタを動作させるのが目的であるか
ら、必ずしも実際のデータを転送する必要がない
ことは言うまでもない。

発明の効果 以上説明したように本発明のタイマ回路によれ
ば、DMA転送機能を持つ処理装置において、デ
ータ転送を行わない時期に、DMA回路に基準ク
ロツクを供給してDMA動作を行わせ、所定バイ
ト数の転送動作終了によつて所要の時間経過を示
す出力を得ることができるようにしたので、短い
時間値でも正確に設定することができるととも
に、各種の異なる時間値を設定する上の融通性に
富んでおり、かつタイマを構成するために既存の
回路に対して必要とするハードウエアの増加を最
小限に抑えることができる。

【図面の簡単な説明】

第１図は従来のタイマ回路の構成を示す図、第
２図は本発明のタイマ回路の原理的構成を示す
図、第３図は本発明のタイマ回路の一実施例の構
成を示す図である。 １…基準クロツク源、２…計数回路、５…ダイ
レクトメモリアクセス（DMA）回路、６…基準
クロツク源、７…周辺回路、１１…ダイレクトメ
モリアクセス（DMA）回路、１２…切替ゲー
ト、１３…マイクロプロセツサCMPU）、１４…
メモリ、１５…周辺回路、１６…バス、２１…転
送バイト数カウンタ、２２…アドレス発生回路、
２３…バス制御回路。

Claims (1)

【特許請求の範囲】
1. １ 転送バイト数を計数する転送バイト数カウン
   タを有し該転送バイト数カウンタに予め設定され
   たバイト数のデータを転送要求信号に応じて１バ
   イトずつ転送するDMA回路を具えた処理装置に
   おいて、該DMA回路が計時開始信号を与えられ
   たとき基準クロツクより作成された転送要求信号
   ごとに１バイトの転送動作を行つて前記転送バイ
   ト数カウンタに設定されたバイト数の転送終了時
   計時終了を示す信号を発生することによつてタイ
   マとしての動作を行うことを特徴とするタイマ回
   路。