JPH0341860B2 - - Google Patents
Info
- Publication number
- JPH0341860B2 JPH0341860B2 JP61178328A JP17832886A JPH0341860B2 JP H0341860 B2 JPH0341860 B2 JP H0341860B2 JP 61178328 A JP61178328 A JP 61178328A JP 17832886 A JP17832886 A JP 17832886A JP H0341860 B2 JPH0341860 B2 JP H0341860B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- check
- ram
- block
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013500 data storage Methods 0.000 claims description 19
- 230000005856 abnormality Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 101150046378 RAM1 gene Proteins 0.000 description 2
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は停電時RAMをバツクアツプするバ
ツクアツプ用バツテリーの異常検出方法に関す
る。
ツクアツプ用バツテリーの異常検出方法に関す
る。
［従来の技術］
従来、第５図に示すようにデータを格納する
RAM１を設けるとともにそのRAM１に対する
データの書き込み、読み出し制御をMPU（マイク
ロプロセツサ）２によつてデータバス３を介して
行ない、またパリテイビツト格納用のRAM４を
設け、RAM１から読み出されるデータの正当性
をパリテイビツト生成／チエツク回路５によつて
RAM４のパリテイビツトを参照して行なうもの
が知られているが、このようなものに使用される
RAM１はダイオード６を介してシステム電源か
らの電圧V1が供給されるとともに、システム電
源の停電時にはダイオード７を介してバツクアツ
プ用バツテリー８から電圧V2が供給されるよう
になつている。
RAM１を設けるとともにそのRAM１に対する
データの書き込み、読み出し制御をMPU（マイク
ロプロセツサ）２によつてデータバス３を介して
行ない、またパリテイビツト格納用のRAM４を
設け、RAM１から読み出されるデータの正当性
をパリテイビツト生成／チエツク回路５によつて
RAM４のパリテイビツトを参照して行なうもの
が知られているが、このようなものに使用される
RAM１はダイオード６を介してシステム電源か
らの電圧V1が供給されるとともに、システム電
源の停電時にはダイオード７を介してバツクアツ
プ用バツテリー８から電圧V2が供給されるよう
になつている。
そしてこのようなものに使用されるバツテリー
８としては充電可能なニツケルカドミウム電池や
リチウム電池などが一般に知られているが、停電
中にバツテリー８に異常が発生してバツクアツプ
が不能になるとRAM１のデータが破壊されてし
まうことになるため、従来は電圧検出回路９を設
けてバツテリー９に異常が発生すると停電回復時
にその電圧検出回路９でバツテリー異常を検出し
てMPU２に知らせ、MPU２によつてアラームを
動作させたり、表示器を動作させたりして知らせ
るようにしていた。
８としては充電可能なニツケルカドミウム電池や
リチウム電池などが一般に知られているが、停電
中にバツテリー８に異常が発生してバツクアツプ
が不能になるとRAM１のデータが破壊されてし
まうことになるため、従来は電圧検出回路９を設
けてバツテリー９に異常が発生すると停電回復時
にその電圧検出回路９でバツテリー異常を検出し
てMPU２に知らせ、MPU２によつてアラームを
動作させたり、表示器を動作させたりして知らせ
るようにしていた。
［発明が解決しようとする問題点］
しかしこの従来方法では電圧検出回路９を使用
することになり、回路点数が増えて構成が複雑化
するとともにコストアツプとなる問題があつた。
することになり、回路点数が増えて構成が複雑化
するとともにコストアツプとなる問題があつた。
この発明はこのような問題を解決するために為
されたもので、電圧検出回路を使用せずにバツテ
リーの異常検出ができ、構成の簡単化及びコスト
低下を図ることができるバツクアツプ用バツテリ
ーの異常検出方法を提供しようとするものであ
る。
されたもので、電圧検出回路を使用せずにバツテ
リーの異常検出ができ、構成の簡単化及びコスト
低下を図ることができるバツクアツプ用バツテリ
ーの異常検出方法を提供しようとするものであ
る。
［問題点を解決するための手段と作用］
この発明は、データ格納用RAMにバツクアツ
プ用バツテリーを接続し、停電時このバツテリー
によつてRAMをバツクアツプするものにおい
て、少なくともRAMにおける任意のデータブロ
ツクに対応してチエツクデータの格納エリアを設
け、データブロツクに対してデータの書込みが行
なわれる毎に演算によつてチエツクデータを算出
してチエツクデータ格納エリアに格納し、システ
ム電源のオン時RAMの任意のデータブロツクに
格納されているデータとチエツクデータ格納エリ
アに格納されているチエツクデータを読み出し、
データブロツクのデータからチエツクデータを算
出してチエツクデータ格納エリアから読み出した
チエツクデータと比較し、両チエツクデータが不
一致のときさらにそのデータブロツクに対して所
定データの書込み、読み出しを行ない、書き込ん
だデータと読み出したデータとの一致を検出する
ことによつてバツクアツプ用バツテリーの異常検
出を行なう。すなわち、システム電源のオン時
RAMの任意のデータブロツクに格納されている
データとチエツクデータ格納エリアに格納されて
いるチエツクデータとを比較することによつて
RAMのデータに異常が発生したか否かを先ずチ
エツクし、RAMに異常が発生している場合には
さらにそのRAMに所定のデータを書き込むとと
もに読み出してその書き込んだデータと読み出し
たデータを比較することによつてRAM自体の異
常かバツテリーの異常かをチエツクするようにし
ている。
プ用バツテリーを接続し、停電時このバツテリー
によつてRAMをバツクアツプするものにおい
て、少なくともRAMにおける任意のデータブロ
ツクに対応してチエツクデータの格納エリアを設
け、データブロツクに対してデータの書込みが行
なわれる毎に演算によつてチエツクデータを算出
してチエツクデータ格納エリアに格納し、システ
ム電源のオン時RAMの任意のデータブロツクに
格納されているデータとチエツクデータ格納エリ
アに格納されているチエツクデータを読み出し、
データブロツクのデータからチエツクデータを算
出してチエツクデータ格納エリアから読み出した
チエツクデータと比較し、両チエツクデータが不
一致のときさらにそのデータブロツクに対して所
定データの書込み、読み出しを行ない、書き込ん
だデータと読み出したデータとの一致を検出する
ことによつてバツクアツプ用バツテリーの異常検
出を行なう。すなわち、システム電源のオン時
RAMの任意のデータブロツクに格納されている
データとチエツクデータ格納エリアに格納されて
いるチエツクデータとを比較することによつて
RAMのデータに異常が発生したか否かを先ずチ
エツクし、RAMに異常が発生している場合には
さらにそのRAMに所定のデータを書き込むとと
もに読み出してその書き込んだデータと読み出し
たデータを比較することによつてRAM自体の異
常かバツテリーの異常かをチエツクするようにし
ている。
［実施例］
以下、この発明の実施例を図面を参照して説明
する。
する。
第１図に示すようにデータ格納用のRAM１１
とMPU（マイクロプロセツサ）１２とをデータバ
ス１３によつて接続している。前記MPU１２は
RAM１１に対してデータの書き込み、読み出し
制御を行なうものである。
とMPU（マイクロプロセツサ）１２とをデータバ
ス１３によつて接続している。前記MPU１２は
RAM１１に対してデータの書き込み、読み出し
制御を行なうものである。
前記RAM１１に対してはシステム電源の電圧
V1がダイオード１４を介して供給されるととも
に、バツクアツプ用のバツテリー１５からの電圧
V2がダイオード１６を介して供給されるように
なつている。
V1がダイオード１４を介して供給されるととも
に、バツクアツプ用のバツテリー１５からの電圧
V2がダイオード１６を介して供給されるように
なつている。
前記RAM１１には第２図に示すように複数の
データブロツクDB1，DB2，DB3，…が設けら
れ、またこの各データブロツクDB1，DB2，
DB3，…に対応してチエツクデータ格納エリア
CD1，CD2，CD3，…並びに予備エリアが設けら
れている。そして前記各チエツクデータ格納エリ
アCD1，CD2，CD3，…には対応するデータブロ
ツクDB1，DB2，DB3，…に格納されているデー
タから演算によつて求められたチエツクデータが
格納されるようになつている。
データブロツクDB1，DB2，DB3，…が設けら
れ、またこの各データブロツクDB1，DB2，
DB3，…に対応してチエツクデータ格納エリア
CD1，CD2，CD3，…並びに予備エリアが設けら
れている。そして前記各チエツクデータ格納エリ
アCD1，CD2，CD3，…には対応するデータブロ
ツクDB1，DB2，DB3，…に格納されているデー
タから演算によつて求められたチエツクデータが
格納されるようになつている。
前記MPU１２はRAM１３に対してデータを
書込むときには第３図に示す処理を行なうように
プログラム設定されている。すなわち、RAM１
１に対してデータの書き込みが有ればそのデータ
を書き込むべきデータブロツクに格納されている
データと今回書き込むデータとからプログラム演
算によつてチエツクデータを算出し、データを対
応するデータブロツクに書き込むとともに算出し
たチエツクデータを対応するチエツクデータ格納
エリアに書き込む。
書込むときには第３図に示す処理を行なうように
プログラム設定されている。すなわち、RAM１
１に対してデータの書き込みが有ればそのデータ
を書き込むべきデータブロツクに格納されている
データと今回書き込むデータとからプログラム演
算によつてチエツクデータを算出し、データを対
応するデータブロツクに書き込むとともに算出し
たチエツクデータを対応するチエツクデータ格納
エリアに書き込む。
また前記MPU１２は停電が回復したとき、す
なわちシステム電源が立上がつたときには各デー
タブロツクDB1，DB2，DB3，…に格納されてい
るデータを順次読み出してデータチエツクを行な
うようにプログラム設定されている。そして１つ
のデータブロツクに対するデータチエツクは第４
図に示すようにデータブロツクのデータ及び対応
するチエツクデータ格納エリアのチエツクデータ
を読み出し、読み出したブロツクデータからチエ
ツクデータを演算によつて算出する。そして今算
出したチエツクデータとチエツクデータ格納エリ
アから読み出したチエツクデータが一致している
か否かをチエツクする。両方のチエツクデータが
一致していればこのデータブロツクのデータは異
常が無いと判断してこのチエツク処理を終了し、
プログラムは次のデータブロツクのデータチエツ
クを行なうようになる。また不一致が検出される
と今読み出しを行なつたデータブロツク（エラー
ブロツク）に予め設定されている所定のデータを
書き込むとともにそのデータ読み出す。そして書
き込む前のデータと読み出したデータとを比較す
る。その結果一致が検出されるとこれはRAM１
１の異常では無く、バツテリー１５に異常が発生
していると判定する。またデータの不一致が検出
されるとこれはバツテリー１５の異常では無く、
RAM１１自体の異常であると判定する。
なわちシステム電源が立上がつたときには各デー
タブロツクDB1，DB2，DB3，…に格納されてい
るデータを順次読み出してデータチエツクを行な
うようにプログラム設定されている。そして１つ
のデータブロツクに対するデータチエツクは第４
図に示すようにデータブロツクのデータ及び対応
するチエツクデータ格納エリアのチエツクデータ
を読み出し、読み出したブロツクデータからチエ
ツクデータを演算によつて算出する。そして今算
出したチエツクデータとチエツクデータ格納エリ
アから読み出したチエツクデータが一致している
か否かをチエツクする。両方のチエツクデータが
一致していればこのデータブロツクのデータは異
常が無いと判断してこのチエツク処理を終了し、
プログラムは次のデータブロツクのデータチエツ
クを行なうようになる。また不一致が検出される
と今読み出しを行なつたデータブロツク（エラー
ブロツク）に予め設定されている所定のデータを
書き込むとともにそのデータ読み出す。そして書
き込む前のデータと読み出したデータとを比較す
る。その結果一致が検出されるとこれはRAM１
１の異常では無く、バツテリー１５に異常が発生
していると判定する。またデータの不一致が検出
されるとこれはバツテリー１５の異常では無く、
RAM１１自体の異常であると判定する。
このような構成の本実施例においては、別途電
圧検出回路を使用することなく、MPU１２によ
るRAM１１のデータチエツクのプログラムの中
でバツテリー１５の異常検出を行なうことができ
る。すなわち、バツテリー１５に異常が発生した
場合には停電時においてRAM１１のデータは破
壊されているので、システム電源が立上がつたと
きのRAMチエツクにおいて先ずチエツクデータ
の不一致が検出されることになる。そして別途所
定のデータを書き込み、かつ読み出しを行ない、
書き込んだデータと読み出したデータとを比較し
た場合RAM１１が正常であれば両データは一致
することになる。しかしてこのデータの一致から
バツテリー１５に異常が発生していることが検出
されることになる。
圧検出回路を使用することなく、MPU１２によ
るRAM１１のデータチエツクのプログラムの中
でバツテリー１５の異常検出を行なうことができ
る。すなわち、バツテリー１５に異常が発生した
場合には停電時においてRAM１１のデータは破
壊されているので、システム電源が立上がつたと
きのRAMチエツクにおいて先ずチエツクデータ
の不一致が検出されることになる。そして別途所
定のデータを書き込み、かつ読み出しを行ない、
書き込んだデータと読み出したデータとを比較し
た場合RAM１１が正常であれば両データは一致
することになる。しかしてこのデータの一致から
バツテリー１５に異常が発生していることが検出
されることになる。
このようにバツテリー１５の電圧を検出するた
めの電圧検出回路を使用する必要がないので、回
路構成の簡単化を図ることができ、しかもコスト
低下を図ることができる。
めの電圧検出回路を使用する必要がないので、回
路構成の簡単化を図ることができ、しかもコスト
低下を図ることができる。
また、各データブロツクには必ず予備エリアを
設けているのでチエツクデータ格納エリアをこの
予備エリアの一部を使用して設定できるので、チ
エツクデータ格納エリアを設けることによつて
RAM容量が増大する虞れはない。
設けているのでチエツクデータ格納エリアをこの
予備エリアの一部を使用して設定できるので、チ
エツクデータ格納エリアを設けることによつて
RAM容量が増大する虞れはない。
なお、前記実施例では各データブロツクDB1，
DB2，DB3，…すべてにチエツクデータ格納エリ
アを対応させて設けたものについて述べたが必ず
しもこれに限定されるものではなく、任意の１つ
のデータブロツクにのみチエツクデータ格納エリ
アを設けてそのブロツクのデータチエツクのとき
のみバツテリーチエツクを行なうようにしてもよ
い。
DB2，DB3，…すべてにチエツクデータ格納エリ
アを対応させて設けたものについて述べたが必ず
しもこれに限定されるものではなく、任意の１つ
のデータブロツクにのみチエツクデータ格納エリ
アを設けてそのブロツクのデータチエツクのとき
のみバツテリーチエツクを行なうようにしてもよ
い。
［発明の効果］
以上詳述したようにこの発明によれば、電圧検
出回路を使用せずにバツテリーの異常検出がで
き、構成の簡単化及びコスト低下を図ることがで
きるバツクアツプ用バツテリーの異常検出方法を
提供できるものである。
出回路を使用せずにバツテリーの異常検出がで
き、構成の簡単化及びコスト低下を図ることがで
きるバツクアツプ用バツテリーの異常検出方法を
提供できるものである。
第１図〜第４図はこの発明の実施例を示すもの
で、第１図は回路図、第２図はRAMのメモリ構
成を示す図、第３図はMPUによるRAMへのデ
ータ書き込み処理を示す流れ図、第４図はMPU
による停電回復時のRAMチエツク処理を示す流
れ図、第５図は従来例を示す回路図である。 １１……RAM、１２……MPU（マイクロプロ
セツサ）、１５……バツクアツプ用バツテリー、
DB1，DB2，DB3，……データブロツク、CD1，
CD2，CD3，……チエツクデータ格納エリア。
で、第１図は回路図、第２図はRAMのメモリ構
成を示す図、第３図はMPUによるRAMへのデ
ータ書き込み処理を示す流れ図、第４図はMPU
による停電回復時のRAMチエツク処理を示す流
れ図、第５図は従来例を示す回路図である。 １１……RAM、１２……MPU（マイクロプロ
セツサ）、１５……バツクアツプ用バツテリー、
DB1，DB2，DB3，……データブロツク、CD1，
CD2，CD3，……チエツクデータ格納エリア。
Claims (1)
- １ データ格納用RAMにバツクアツプ用バツテ
リーを接続し、停電時このバツテリーによつて前
記RAMをバツクアツプするものにおいて、少な
くとも前記RAMにおける任意のデータブロツク
に対応してチエツクデータの格納エリアを設け、
前記データブロツクに対してデータの書込みが行
なわれる毎に演算によつてチエツクデータを算出
して前記チエツクデータ格納エリアに格納し、シ
ステム電源のオン時前記RAMの任意のデータブ
ロツクに格納されているデータとチエツクデータ
格納エリアに格納されているチエツクデータを読
み出し、データブロツクのデータからチエツクデ
ータを算出してチエツクデータ格納エリアから読
み出したチエツクデータと比較し、両チエツクデ
ータが不一致のときさらにそのデータブロツクに
対して所定データの書込み、読み出しを行ない、
書き込んだデータと読み出したデータとの一致を
検出することによつてバツクアツプ用バツテリー
の異常検出を行なうことを特徴とするバツクアツ
プ用バツテリーの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178328A JPS6334654A (ja) | 1986-07-29 | 1986-07-29 | バツクアツプ用バツテリ−の異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178328A JPS6334654A (ja) | 1986-07-29 | 1986-07-29 | バツクアツプ用バツテリ−の異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334654A JPS6334654A (ja) | 1988-02-15 |
| JPH0341860B2 true JPH0341860B2 (ja) | 1991-06-25 |
Family
ID=16046566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178328A Granted JPS6334654A (ja) | 1986-07-29 | 1986-07-29 | バツクアツプ用バツテリ−の異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6334654A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590543B2 (ja) * | 2003-10-06 | 2010-12-01 | 株式会社大一商会 | 遊技機 |
-
1986
- 1986-07-29 JP JP61178328A patent/JPS6334654A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6334654A (ja) | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2922211B2 (ja) | フォールト・トーレラント・スマート・カード | |
| JP3667920B2 (ja) | Ｉｃカード | |
| EP0886211B1 (en) | Initial program load | |
| JPH0341860B2 (ja) | ||
| EP0070184B1 (en) | A method of testing memory | |
| JP3225938B2 (ja) | 半導体装置およびその故障救済方法 | |
| CN113296682A (zh) | 整车控制器的数据读取和写入方法 | |
| JPS5991525A (ja) | 揮発生メモリのバツクアツプ用電源管理方式 | |
| JPS6289153A (ja) | 記憶装置 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JPS61243551A (ja) | スタンバイｒａｍのチエツク方法 | |
| JPH0944416A (ja) | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム | |
| JPS61278953A (ja) | Ｒａｍのエラ−チエツク方法 | |
| JP2697332B2 (ja) | 動作設定情報信頼性向上装置 | |
| JP3060376U (ja) | メモリ装置 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPS61265613A (ja) | デ−タ処理装置 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPS593796A (ja) | メモリ内デ−タのチエツク方法 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| JPH04124740A (ja) | 計算機における障害情報保存システム | |
| JP3071846B2 (ja) | パリティーエラー検出方法及びパリティーエラー検出回路 | |
| JPS63234342A (ja) | メモリテスト方式 | |
| JPS62280937A (ja) | オフライン診断方式 | |
| JPS5839321A (ja) | 記憶装置 |