JPH0342903A - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JPH0342903A JPH0342903A JP17841689A JP17841689A JPH0342903A JP H0342903 A JPH0342903 A JP H0342903A JP 17841689 A JP17841689 A JP 17841689A JP 17841689 A JP17841689 A JP 17841689A JP H0342903 A JPH0342903 A JP H0342903A
- Authority
- JP
- Japan
- Prior art keywords
- current
- potential
- voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、振幅の異なる全波整流波形を複数同時に得
ることができる全波整流回路に関するものである。
ることができる全波整流回路に関するものである。
第３図は従来の全波整流回路の回路図である。
入力端子１は抵抗Ｒ１を介しオペアンプ２の一人力に接
続されている。オペアンプ２の十人力は接地されている
。ダイオードＤ１は、アノードがオペアンプ２の一人力
に、カソードがオペアンプ２の出力に各々接続されてい
る。オペアンプ２の出力はダイオードＤ２のアノードに
も接続されている。ダイオードＤ２のカソードは、抵抗
Ｒ２を介しオペアンプ２の一人力に接続されるとともに
、抵抗Ｒ３を介しオペアンプ３の一人力に接続されてお
り、さらに抵抗Ｒ４を介し入力端子１にも接続されてい
る。オペアンプ３の十入力は接地され、出力は抵抗Ｒ５
を介し一人力に帰還されるとともに出力端子４に接続さ
れている。
続されている。オペアンプ２の十人力は接地されている
。ダイオードＤ１は、アノードがオペアンプ２の一人力
に、カソードがオペアンプ２の出力に各々接続されてい
る。オペアンプ２の出力はダイオードＤ２のアノードに
も接続されている。ダイオードＤ２のカソードは、抵抗
Ｒ２を介しオペアンプ２の一人力に接続されるとともに
、抵抗Ｒ３を介しオペアンプ３の一人力に接続されてお
り、さらに抵抗Ｒ４を介し入力端子１にも接続されてい
る。オペアンプ３の十入力は接地され、出力は抵抗Ｒ５
を介し一人力に帰還されるとともに出力端子４に接続さ
れている。
次に動作について説明する。入力端子１に正の電圧が入
力されると、ダイオードＤ１がＯＮ、ダイオードＤ２が
ＯＦＦとなる。そのため、入力端子１に正の電圧が入力
された場合の等価回路は第４図のようになり、ノード１
０の電位も正となる。
力されると、ダイオードＤ１がＯＮ、ダイオードＤ２が
ＯＦＦとなる。そのため、入力端子１に正の電圧が入力
された場合の等価回路は第４図のようになり、ノード１
０の電位も正となる。
従って、出力端子２の電位は負となる。
一方、入力端子１に負の電圧が人力されるとダイオード
Ｄ１がＯＦＦ、ダイオードＤ２がＯＮする。そのため、
入力端子１に負の電圧が人力された場合の等価回路は、
第５図のようになり、ノード１０の電位は正となる。従
って、出力端子２の電位は常に負となる。以上のように
入力端子１に人力された信号は全波整流が施され、出力
端子４に負の全波整流波形として出力される。
Ｄ１がＯＦＦ、ダイオードＤ２がＯＮする。そのため、
入力端子１に負の電圧が人力された場合の等価回路は、
第５図のようになり、ノード１０の電位は正となる。従
って、出力端子２の電位は常に負となる。以上のように
入力端子１に人力された信号は全波整流が施され、出力
端子４に負の全波整流波形として出力される。
従来の全波整流回路は以上のように溝底されており、振
幅のちがう全波整流波形を同時に得るためには、第６図
に示すように新たにオペアンプ３ａを設け、抵抗Ｒ３と
Ｒ５ａの抵抗値の比を、抵抗Ｒ３とＲ５の抵抗値の比と
相違するように設定する必要があるという問題点があっ
た。
幅のちがう全波整流波形を同時に得るためには、第６図
に示すように新たにオペアンプ３ａを設け、抵抗Ｒ３と
Ｒ５ａの抵抗値の比を、抵抗Ｒ３とＲ５の抵抗値の比と
相違するように設定する必要があるという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、振幅のちがう全波整流波形をオペアンプを用
いることなく同時に複数得ることができる全波整流回路
を得ることを目的とする。
たもので、振幅のちがう全波整流波形をオペアンプを用
いることなく同時に複数得ることができる全波整流回路
を得ることを目的とする。
この発明に係る全波整流回路は、所定の高電位を供給す
る高電位電源端子と、所定の低電位を供給する低電位電
源端子と、入力端子を受け、該入力電圧に追従した電圧
を導出する電圧追従手段と、高電位と低電位の間の電位
を有する第１の所定電位と電圧追従手段の出力との間に
接続され、電圧追従手段の出力電圧をその電圧の大きさ
に応じた電流に変換する電圧−電流変換用抵抗と、一方
端が電圧追従手段の出力に接続され、電圧追従手段の出
力の電位が第１の所定電位より大きいときにＯＮする第
１のスイッチと、一方端が電圧追従手段の出力に接続さ
れ、電圧追従手段の出力の電位が第１の所定電位より小
さいときにＯＮする第２のスイッチと、一方端が第２の
所定電位に接続され、各々その抵抗値が異なる複数の電
流−電圧変換用抵抗と、第１のスイッチの他方端と高電
位電源端子との間に接続され、第１のスイッチに流れる
電流に応じた電流を電流−電圧変換用抵抗に供給する第
１のカレントミラー回路と、第２のスイッチの他方端と
低電位電源端子との間に接続され、第２のスイッチに流
れる電流に応じた電流を電流−電圧変換用抵抗に供給す
る第２のカレントミラー回路とを備えている。
る高電位電源端子と、所定の低電位を供給する低電位電
源端子と、入力端子を受け、該入力電圧に追従した電圧
を導出する電圧追従手段と、高電位と低電位の間の電位
を有する第１の所定電位と電圧追従手段の出力との間に
接続され、電圧追従手段の出力電圧をその電圧の大きさ
に応じた電流に変換する電圧−電流変換用抵抗と、一方
端が電圧追従手段の出力に接続され、電圧追従手段の出
力の電位が第１の所定電位より大きいときにＯＮする第
１のスイッチと、一方端が電圧追従手段の出力に接続さ
れ、電圧追従手段の出力の電位が第１の所定電位より小
さいときにＯＮする第２のスイッチと、一方端が第２の
所定電位に接続され、各々その抵抗値が異なる複数の電
流−電圧変換用抵抗と、第１のスイッチの他方端と高電
位電源端子との間に接続され、第１のスイッチに流れる
電流に応じた電流を電流−電圧変換用抵抗に供給する第
１のカレントミラー回路と、第２のスイッチの他方端と
低電位電源端子との間に接続され、第２のスイッチに流
れる電流に応じた電流を電流−電圧変換用抵抗に供給す
る第２のカレントミラー回路とを備えている。
この発明における電圧−電流変換用抵抗は、電圧追従手
段の出力電圧をその電圧の大きさに応じた電流に変換す
る。第１のスイッチは電圧追従手段の出力の電位が第１
の所定電位より大きいときにＯＮＬ、第２のスイッチは
電圧追従手段の出力の電位が第１の所定電位より小さい
ときにＯＮする。第１のカレントミラー回路は第１のス
イッチに流れる電流に応じた電流を、また第２のカレン
トミラー回路は第２のスイッチに流れる電流に応じた電
流を各々抵抗値の異なる複数の電流−電圧変換用抵抗に
与える。したがって、各電流−電圧変換用抵抗には、電
圧−電流変換用抵抗の抵抗値と当該各電圧−電流変換用
抵抗の抵抗値との比に応じた電圧が発生する。
段の出力電圧をその電圧の大きさに応じた電流に変換す
る。第１のスイッチは電圧追従手段の出力の電位が第１
の所定電位より大きいときにＯＮＬ、第２のスイッチは
電圧追従手段の出力の電位が第１の所定電位より小さい
ときにＯＮする。第１のカレントミラー回路は第１のス
イッチに流れる電流に応じた電流を、また第２のカレン
トミラー回路は第２のスイッチに流れる電流に応じた電
流を各々抵抗値の異なる複数の電流−電圧変換用抵抗に
与える。したがって、各電流−電圧変換用抵抗には、電
圧−電流変換用抵抗の抵抗値と当該各電圧−電流変換用
抵抗の抵抗値との比に応じた電圧が発生する。
第１図はこの発明に係る全波整流回路の一実施例を示す
回路図である。ＮＰＮ ）ランジスタＱ１゜Ｑ２は、差
動対を溝底している。トランジスタＱ１のベースは入力
端子１に接続され、トランジスタＱ２のベースは電圧−
電流変換用抵抗２０を介し接地されている。トランジス
タＱ 、Ｑ の工２ ミッタ共通接続点は、定電流源■１を介し負電源（−Ｖ
）に接続されている。トランジスタＱｌ。
回路図である。ＮＰＮ ）ランジスタＱ１゜Ｑ２は、差
動対を溝底している。トランジスタＱ１のベースは入力
端子１に接続され、トランジスタＱ２のベースは電圧−
電流変換用抵抗２０を介し接地されている。トランジス
タＱ 、Ｑ の工２ ミッタ共通接続点は、定電流源■１を介し負電源（−Ｖ
）に接続されている。トランジスタＱｌ。
Ｃ
Ｑ２のコレクタは共にカレントミラー回路３０に接続さ
れている。カレントミラー回路３０はＰＮＰトランジス
タＱ 、Ｑ より成り、トランジス４ りＱ３を基準トランジスタとする。トランジスタＱ の
コレクタはトランジスタＱ１のコレクタに、エミッタは
正電源ｖｃｃに各々接続されている。トランジスタＱ
のコレクタはトランジスタＱ２のコレクタに、エミッタ
は正電源ｖｃｃに各々接続されている。
れている。カレントミラー回路３０はＰＮＰトランジス
タＱ 、Ｑ より成り、トランジス４ りＱ３を基準トランジスタとする。トランジスタＱ の
コレクタはトランジスタＱ１のコレクタに、エミッタは
正電源ｖｃｃに各々接続されている。トランジスタＱ
のコレクタはトランジスタＱ２のコレクタに、エミッタ
は正電源ｖｃｃに各々接続されている。
ＮＰＮ トランジスタＱ５は、ベースがトランジスタＱ
のコレクタに、コレクタが正電源ｖｃｃに、エミッタ
がダイオードＤ３と定電流源Ｉ２を介し負電源（−Ｖ
ｃｃ）に各々接続されている。ＮＰＮトランジスタＱ６
は、ベースがトランジスタＱ５のエミッタに、コレクタ
がカレントミラー回路３１に、エミッタがトランジスタ
Ｑ２のベースに各々接続されている。カレントミラー回
路３１は、ＰＮＰ トランジスタＱ、Ｑ８より成り、ト
ランジスタＱ７を基準トランジスタとする。トランジス
タＱ のエミッタは抵抗２１を介し正電源ｖｃｃに、コ
レクタはトランジスタＱＢのコレクタに各々接続されて
いる。トランジスタＱ８のエミッタは抵抗２２を介し正
電源ｖｃｃに接続されている。
のコレクタに、コレクタが正電源ｖｃｃに、エミッタ
がダイオードＤ３と定電流源Ｉ２を介し負電源（−Ｖ
ｃｃ）に各々接続されている。ＮＰＮトランジスタＱ６
は、ベースがトランジスタＱ５のエミッタに、コレクタ
がカレントミラー回路３１に、エミッタがトランジスタ
Ｑ２のベースに各々接続されている。カレントミラー回
路３１は、ＰＮＰ トランジスタＱ、Ｑ８より成り、ト
ランジスタＱ７を基準トランジスタとする。トランジス
タＱ のエミッタは抵抗２１を介し正電源ｖｃｃに、コ
レクタはトランジスタＱＢのコレクタに各々接続されて
いる。トランジスタＱ８のエミッタは抵抗２２を介し正
電源ｖｃｃに接続されている。
ＰＮＰ ）ランジスタＱ９は、ベースがダイオードＤ３
と定電流源■２の共通接続点に、エミッタがトランジス
タＱ２のベースに、コレクタがカレントミラー回路３２
に各々接続されている。カレントミラー回路３２は、Ｎ
ＰＮ）ランジスタＱｌｏ。
と定電流源■２の共通接続点に、エミッタがトランジス
タＱ２のベースに、コレクタがカレントミラー回路３２
に各々接続されている。カレントミラー回路３２は、Ｎ
ＰＮ）ランジスタＱｌｏ。
Ｑ１□、Ｑ１□、Ｑ１３より戊る。トランジスタＱ１ｏ
は、コレクタがトランジスタＱ９のコレクタに、エミッ
タが抵抗２４を介し負電源（−Ｖ ｃｃ）に各々接続さ
れている。トランジスタＱｌｌはベースがトランジスタ
Ｑｌｏのコレクタに、コレクタが正電源Ｖｃｃに、エミ
ッタがトランジスタＱｌｏのベースに各々接続されてい
る。トランジスタＱ１２は、ベースがトランジスタＱｌ
ｏのベースに接続され、コレクタが電流−電圧変換用抵
抗２５を介し接地電位に接続されるとともに出力端子４
にも接続され、エミッタは抵抗２６を介し負電源（−Ｖ
ｃｃ）に接続されている。トランジスタＱ１３は、ベ
ースがトランジスタＱ１２のベースに接続され、コレク
タが電流−電圧変換用抵抗２７を介し接地電位に接続さ
れるとともに出力端子４０にも接続され、エミッタが抵
抗２８を介し負電源（−Ｖ ｃｃ）に接続されている。
は、コレクタがトランジスタＱ９のコレクタに、エミッ
タが抵抗２４を介し負電源（−Ｖ ｃｃ）に各々接続さ
れている。トランジスタＱｌｌはベースがトランジスタ
Ｑｌｏのコレクタに、コレクタが正電源Ｖｃｃに、エミ
ッタがトランジスタＱｌｏのベースに各々接続されてい
る。トランジスタＱ１２は、ベースがトランジスタＱｌ
ｏのベースに接続され、コレクタが電流−電圧変換用抵
抗２５を介し接地電位に接続されるとともに出力端子４
にも接続され、エミッタは抵抗２６を介し負電源（−Ｖ
ｃｃ）に接続されている。トランジスタＱ１３は、ベ
ースがトランジスタＱ１２のベースに接続され、コレク
タが電流−電圧変換用抵抗２７を介し接地電位に接続さ
れるとともに出力端子４０にも接続され、エミッタが抵
抗２８を介し負電源（−Ｖ ｃｃ）に接続されている。
次に動作について説明する。まず、入力端子１に正の電
位が与えられた場合について説明する。
位が与えられた場合について説明する。
入力端子１に正の電位が与えられると、ノード５０の電
位は入力端子１の電位に追従して正の電位となり、ノー
ド５０→抵抗２０→接地の方向に電流！５０が流れる。
位は入力端子１の電位に追従して正の電位となり、ノー
ド５０→抵抗２０→接地の方向に電流！５０が流れる。
このとき、ノード５０に電流を供給するためにトランジ
スタＱＢがＯＮしている。
スタＱＢがＯＮしている。
また、ダイオードＤ３は常時ＯＮしている。トランジス
タＱ 、ダイオードＤ３がＯＮしているので、トランジ
スタＱ９のベースとエミッタは同電位になり、トランジ
スタＱ９はＯＦＦする。今、ノード５０の電位をｖ １
抵抗２０の抵抗値をＲ０ ２゜とすると、電流’５０の絶対値は、となる。この電
流’５０は、トランジスタＱ６を介し、カレントミラー
回路３１より与えられる。ここで、抵抗２１．２２の抵
抗値が等しいとすると、電流Ｉ５０はカレントミラー回
路３１を介しカレントミラー回路３２に与えられる。こ
こで抵抗２４゜２６．２８の抵抗値が等しいとすると電
源Ｉ５０はカレントミラー回路３２を介し、抵抗２５．
２７に流れる。従って、出力端子４の電位Ｖ 、出力端
子４０の電位ｖ４ｏは、 ｖ−ｏ−１５ｏｘＲ２５−（２） ｖ”＝” ５０ｘＲ２７”’（３） ０ Ｒ：抵抗２５の抵抗値 ５ Ｒ：抵抗２７の抵抗値 ７ となる。 （２）式、（３）式に（１）式を代入すると
、となる。 （４）式、（５）式かられかるように、出
力端子４．４０には負の電位が出力され、電位ｖ４は抵
抗値Ｒ２５とＲ２Ｏの比により決定され、電位Ｖ４ｏは
抵抗値Ｒ２７とＲ２Ｏの比により決定されている。
タＱ 、ダイオードＤ３がＯＮしているので、トランジ
スタＱ９のベースとエミッタは同電位になり、トランジ
スタＱ９はＯＦＦする。今、ノード５０の電位をｖ １
抵抗２０の抵抗値をＲ０ ２゜とすると、電流’５０の絶対値は、となる。この電
流’５０は、トランジスタＱ６を介し、カレントミラー
回路３１より与えられる。ここで、抵抗２１．２２の抵
抗値が等しいとすると、電流Ｉ５０はカレントミラー回
路３１を介しカレントミラー回路３２に与えられる。こ
こで抵抗２４゜２６．２８の抵抗値が等しいとすると電
源Ｉ５０はカレントミラー回路３２を介し、抵抗２５．
２７に流れる。従って、出力端子４の電位Ｖ 、出力端
子４０の電位ｖ４ｏは、 ｖ−ｏ−１５ｏｘＲ２５−（２） ｖ”＝” ５０ｘＲ２７”’（３） ０ Ｒ：抵抗２５の抵抗値 ５ Ｒ：抵抗２７の抵抗値 ７ となる。 （２）式、（３）式に（１）式を代入すると
、となる。 （４）式、（５）式かられかるように、出
力端子４．４０には負の電位が出力され、電位ｖ４は抵
抗値Ｒ２５とＲ２Ｏの比により決定され、電位Ｖ４ｏは
抵抗値Ｒ２７とＲ２Ｏの比により決定されている。
次に、入力端子１に負の電位が人力された場合について
説明する。入力端子１に負の電位が与えられるとノード
５０の電位は入力端子１の電位に追従して負の電位とな
り、接地−抵抗２０−ノード５０の方向に電流■ が
流れる。このときノ０ 一ド５０から電流を引き抜くためにトランジスタＱ９が
ＯＮしている。また、前述したようにダイオードＤ３は
常時ＯＮしている。トランジスタＱ９．ダイオードＤ３
がＯＮＬでいるので、トランジスタＱ６のベースとエミ
ッタは同電位となりトランジスタＱ６はＯＦＦする。今
ノード５０の電位をＶ とすると電流Ｉ の絶対値
は、０５０ となる。この電流■ はカレントミラー回路３０ ２に与えられる。ここで抵抗２４，２６．２８の抵抗値
が前述したように等しいので、抵抗２５゜２７には電流
Ｉ が流れる。従って、電位ｖ４゜０ ｖ４ｏは、 Ｖ＝０−１ｘＲ・・・（７〉 ４ ５０ ２５Ｖ−０−１ｘＲ
・・・（８〉 ４０ ５０ ２７となる。 （７
）式、（８）式に （８）式を代入すると、となる。（
９）式、 （１０）式から、入力端子１に負の電位が人
力された場合でも、正の電位が入力された場合と同様に
出力端子４，４０には負の電位が出力され、出力端子４
．４０の出力電位ｖ、■４ｏは各々抵抗値ＲとＲの比、
Ｒ２７とＲ２Ｏの比２５ ２０ により決定されることがわかる。
説明する。入力端子１に負の電位が与えられるとノード
５０の電位は入力端子１の電位に追従して負の電位とな
り、接地−抵抗２０−ノード５０の方向に電流■ が
流れる。このときノ０ 一ド５０から電流を引き抜くためにトランジスタＱ９が
ＯＮしている。また、前述したようにダイオードＤ３は
常時ＯＮしている。トランジスタＱ９．ダイオードＤ３
がＯＮＬでいるので、トランジスタＱ６のベースとエミ
ッタは同電位となりトランジスタＱ６はＯＦＦする。今
ノード５０の電位をＶ とすると電流Ｉ の絶対値
は、０５０ となる。この電流■ はカレントミラー回路３０ ２に与えられる。ここで抵抗２４，２６．２８の抵抗値
が前述したように等しいので、抵抗２５゜２７には電流
Ｉ が流れる。従って、電位ｖ４゜０ ｖ４ｏは、 Ｖ＝０−１ｘＲ・・・（７〉 ４ ５０ ２５Ｖ−０−１ｘＲ
・・・（８〉 ４０ ５０ ２７となる。 （７
）式、（８）式に （８）式を代入すると、となる。（
９）式、 （１０）式から、入力端子１に負の電位が人
力された場合でも、正の電位が入力された場合と同様に
出力端子４，４０には負の電位が出力され、出力端子４
．４０の出力電位ｖ、■４ｏは各々抵抗値ＲとＲの比、
Ｒ２７とＲ２Ｏの比２５ ２０ により決定されることがわかる。
この実施例によれば、入力端子１への電位の正負にかか
わらず、出力端子４．４０の電位は負になり、負の全波
整流を行うことができる。また、抵抗値Ｒ、Ｒ、Ｒの値
を適切に設定すると、２０ ２５ ２７ 抵抗値ＲとＲの比、抵抗値Ｒ２ｏとＲ２□の比に２０
２５ より振幅の異なる２つの負の全波整流波形を同時に得る
ことができる。
わらず、出力端子４．４０の電位は負になり、負の全波
整流を行うことができる。また、抵抗値Ｒ、Ｒ、Ｒの値
を適切に設定すると、２０ ２５ ２７ 抵抗値ＲとＲの比、抵抗値Ｒ２ｏとＲ２□の比に２０
２５ より振幅の異なる２つの負の全波整流波形を同時に得る
ことができる。
第２図はこの発明の他の実施例を示す回路図である。こ
の実施例においては、正の全波整流波形を得るようにし
ている。第１図に示したカレントミラー回路３１．３２
の位置を入れ換え、各々のカレントミラー回路を構成す
るトランジスタを第１図に示したトランジスタとは逆導
電型にしている。カレントミラー回路３１ａは、ＮＰＮ
トランジスタＱ 、Ｑ より成り、トランジスタＱ
７ａを７ａ ８ａ 基準トランジスタとしている。トランジスタＱ７ａはコ
レクタがトランジスタＱ９のコレクタに、エミッタが抵
抗２１ａを介し負電源（−Ｖ Ｃ，、’）に各々接続さ
れる。トランジスタＱ８ａは、エミッタが抵抗２２ａを
介し負電源（−Ｖ ｃｃ）に接続されている。カレント
ミラー回路３２ａはＰＮＰ ）ランジスタＱ 、Ｑ
、Ｑ 、Ｑ より成る。
の実施例においては、正の全波整流波形を得るようにし
ている。第１図に示したカレントミラー回路３１．３２
の位置を入れ換え、各々のカレントミラー回路を構成す
るトランジスタを第１図に示したトランジスタとは逆導
電型にしている。カレントミラー回路３１ａは、ＮＰＮ
トランジスタＱ 、Ｑ より成り、トランジスタＱ
７ａを７ａ ８ａ 基準トランジスタとしている。トランジスタＱ７ａはコ
レクタがトランジスタＱ９のコレクタに、エミッタが抵
抗２１ａを介し負電源（−Ｖ Ｃ，、’）に各々接続さ
れる。トランジスタＱ８ａは、エミッタが抵抗２２ａを
介し負電源（−Ｖ ｃｃ）に接続されている。カレント
ミラー回路３２ａはＰＮＰ ）ランジスタＱ 、Ｑ
、Ｑ 、Ｑ より成る。
１０ａ ｌｌａ １２ａ １３ａトランジ
スタＱ は、エミッタが抵抗２４ａを０ａ 介し正電源ｖｃｃに、コレクタがトランジスタＱ６のコ
レクタに、ベースがトランジスタＱ 、Ｑ２ａ １３、のベースに各々接続されている。トランジスタＱ
は、ベースがトランジスタＱ のコレ１１ａ
１０ａクタ及びトランジス
タＱ６のコレクタに接続され、エミッタがトランジスタ
Ｑ のベースに、コレ１０ａ フタが接地電位に各々接続されている。トランジスタＱ
は、コレクタが抵抗２６Ｅ、を介し正電２ａ 源Ｖ。Ｃに接続され、エミッタが電流−電圧変換用抵抗
２５ａを介し接地されるとともに出力端子４ａにも接続
されている。トランジスタＱ は、３ａ コレクタが抵抗２８ａを介し正電源ｖｃ、に接続され、
コレクタは電流−電圧変換用抵抗２７ａを介し接地され
るとともに、出力端子４０ａにも接続されている。その
他の構成は第１図に示した回路と同様である。
スタＱ は、エミッタが抵抗２４ａを０ａ 介し正電源ｖｃｃに、コレクタがトランジスタＱ６のコ
レクタに、ベースがトランジスタＱ 、Ｑ２ａ １３、のベースに各々接続されている。トランジスタＱ
は、ベースがトランジスタＱ のコレ１１ａ
１０ａクタ及びトランジス
タＱ６のコレクタに接続され、エミッタがトランジスタ
Ｑ のベースに、コレ１０ａ フタが接地電位に各々接続されている。トランジスタＱ
は、コレクタが抵抗２６Ｅ、を介し正電２ａ 源Ｖ。Ｃに接続され、エミッタが電流−電圧変換用抵抗
２５ａを介し接地されるとともに出力端子４ａにも接続
されている。トランジスタＱ は、３ａ コレクタが抵抗２８ａを介し正電源ｖｃ、に接続され、
コレクタは電流−電圧変換用抵抗２７ａを介し接地され
るとともに、出力端子４０ａにも接続されている。その
他の構成は第１図に示した回路と同様である。
動作において、入力端子１に正の電位が入力されると、
ノード５０の電位が正の電位となり、第１図に示した回
路と同様、トランジスタＱＢがＯＮ、）ランジスタＱ９
がＯＦＦする。一方、入力端子１に負の電位が人力され
ると、ノード５０が負の電位となり、第１図に示した回
路と同様トランジスタＱ がＯＮ、）ランジスタＱ６が
ＯＦＦする。トランジスタＱ あるいはＱ９を流れる電
流（ＩＶ Ｉ／Ｒ２ｏ）はカレントミラー回路０ａ ３２ａ１あるいはカレントミラー回路３１ａと３２ａを
介し、抵抗２５ ａ ＊ ２７ ａに供給され、出力端
子４ａ、４０ａの電位Ｖ 、Ｖ は４ａ ４
０ａ ■ 二ノード５０の電位 ０ａ Ｒ：抵抗２５ａの抵抗値 ５ａ Ｒ：抵抗２７ａの抵抗値 ７ａ となる。（１１）式、 （１２）式から、出力端子４ａ
、４０ａには入力端子１の電位にかかわらず正の電位が
出力され、正の全波整流が行われることがわかる。また
、出力端子４ａ、４０ａの電位は各々抵抗値ＲとＲの比
、抵抗値ＲとＲとの ２０ ２５ａ ２０ ２７ａ比で決
定され、抵抗値Ｒ，Ｒ，Ｒを適 ２０ ２５ａ ２７ａ 当に設定することにより、振幅の異なる２つの正の全波
整流波形を得ることができる。
ノード５０の電位が正の電位となり、第１図に示した回
路と同様、トランジスタＱＢがＯＮ、）ランジスタＱ９
がＯＦＦする。一方、入力端子１に負の電位が人力され
ると、ノード５０が負の電位となり、第１図に示した回
路と同様トランジスタＱ がＯＮ、）ランジスタＱ６が
ＯＦＦする。トランジスタＱ あるいはＱ９を流れる電
流（ＩＶ Ｉ／Ｒ２ｏ）はカレントミラー回路０ａ ３２ａ１あるいはカレントミラー回路３１ａと３２ａを
介し、抵抗２５ ａ ＊ ２７ ａに供給され、出力端
子４ａ、４０ａの電位Ｖ 、Ｖ は４ａ ４
０ａ ■ 二ノード５０の電位 ０ａ Ｒ：抵抗２５ａの抵抗値 ５ａ Ｒ：抵抗２７ａの抵抗値 ７ａ となる。（１１）式、 （１２）式から、出力端子４ａ
、４０ａには入力端子１の電位にかかわらず正の電位が
出力され、正の全波整流が行われることがわかる。また
、出力端子４ａ、４０ａの電位は各々抵抗値ＲとＲの比
、抵抗値ＲとＲとの ２０ ２５ａ ２０ ２７ａ比で決
定され、抵抗値Ｒ，Ｒ，Ｒを適 ２０ ２５ａ ２７ａ 当に設定することにより、振幅の異なる２つの正の全波
整流波形を得ることができる。
なお、上記実施例では抵抗２０の一方端を接地電位に接
続したが、正電源ｖＣＣと負電源（−Ｖ。。）の間の適
当な電位に接続してもよい。
続したが、正電源ｖＣＣと負電源（−Ｖ。。）の間の適
当な電位に接続してもよい。
また、上記実施例では、振幅の異なる２つの全波整流波
を得ることができる場合について説明したが、電流−”
電圧変換用抵抗を３つ以上設けると、振幅の異なる全波
整流波形を３つ以上得ることができる。
を得ることができる場合について説明したが、電流−”
電圧変換用抵抗を３つ以上設けると、振幅の異なる全波
整流波形を３つ以上得ることができる。
さらに、電圧追従手段として、差動対トランジスタＱ
、Ｑ２およびカレントミラー回路３０により構成される
回路を開示したが、入力端子１の電圧に追従した電位を
導出することができれば、上記回路に限定されない。
、Ｑ２およびカレントミラー回路３０により構成される
回路を開示したが、入力端子１の電圧に追従した電位を
導出することができれば、上記回路に限定されない。
以上のように、この発明によれば、高電位と低電位の間
の電位を有する第１の所定電位と電圧追従手段の出力と
の間に接続され、電圧追従手段の出力電圧をその電圧の
大きさに応じた電流に変換する電圧−電流変換用抵抗と
、一方端が電圧追従手段の出力に接続され、電圧追従手
段の出力の電位が第１の所定電位より大きいときにＯＮ
する第１のスイッチと、一方端が電圧追従手段の出力に
接続され、電圧追従手段の出力の電位が第１の所定電位
より小さいときにＯＮする第２のスイッチと、一方端が
第２の所定電位に接続され、各々その抵抗値が異なる複
数の電流−電圧変換用抵抗と、第１のスイッチの他方端
と高電位電源端子との間に接続され、第１のスイッチに
流れる電流に応じた電流を電流−電圧変換用抵抗に供給
する第１のカレントミラー回路と、第２のスイッチの他
方端と低電位電源端子との間に接続され、第２のスイッ
チに流れる電流に応じた電流を電流−電圧変換用抵抗に
供給する第２のカレントミラー回路とを設け、各電流−
電圧変換用抵抗に電圧−電流変換用抵抗の抵抗値と当該
各電流−電圧変換用抵抗の抵抗値との比に応じた電圧が
発生するようにしたので、オペアンプを複数個設けず振
幅の異なる複数の全波整流波形を得ることができるとい
う効果がある。
の電位を有する第１の所定電位と電圧追従手段の出力と
の間に接続され、電圧追従手段の出力電圧をその電圧の
大きさに応じた電流に変換する電圧−電流変換用抵抗と
、一方端が電圧追従手段の出力に接続され、電圧追従手
段の出力の電位が第１の所定電位より大きいときにＯＮ
する第１のスイッチと、一方端が電圧追従手段の出力に
接続され、電圧追従手段の出力の電位が第１の所定電位
より小さいときにＯＮする第２のスイッチと、一方端が
第２の所定電位に接続され、各々その抵抗値が異なる複
数の電流−電圧変換用抵抗と、第１のスイッチの他方端
と高電位電源端子との間に接続され、第１のスイッチに
流れる電流に応じた電流を電流−電圧変換用抵抗に供給
する第１のカレントミラー回路と、第２のスイッチの他
方端と低電位電源端子との間に接続され、第２のスイッ
チに流れる電流に応じた電流を電流−電圧変換用抵抗に
供給する第２のカレントミラー回路とを設け、各電流−
電圧変換用抵抗に電圧−電流変換用抵抗の抵抗値と当該
各電流−電圧変換用抵抗の抵抗値との比に応じた電圧が
発生するようにしたので、オペアンプを複数個設けず振
幅の異なる複数の全波整流波形を得ることができるとい
う効果がある。
第１図はこの発明に係る全波整流回路の−実施例を示す
回路図、第２図はこの発明の他の実施例を示す回路図、
第３図は従来の全波整流回路の回路図、第４図および第
５図は第３図に示した回路の動作を説明するための回路
図、第６図は第３図に示した回路の問題点を説明するた
めの回路図である。 図において、■ は正電源、−ｖ。Ｃは負電源、Ｃ Ｑｌ、Ｑ およびＱ６はＮＰＮ ）ランジスタ、Ｑ９
はＰＮＰ ）ランジスタ、２０は電圧−電流変換用抵抗
、２５および２７は電流−電圧変換用抵抗、３０．３１
および３２はカレントミラー回路である。 なお、各図中同一符号は同一または相当部分を示す。
回路図、第２図はこの発明の他の実施例を示す回路図、
第３図は従来の全波整流回路の回路図、第４図および第
５図は第３図に示した回路の動作を説明するための回路
図、第６図は第３図に示した回路の問題点を説明するた
めの回路図である。 図において、■ は正電源、−ｖ。Ｃは負電源、Ｃ Ｑｌ、Ｑ およびＱ６はＮＰＮ ）ランジスタ、Ｑ９
はＰＮＰ ）ランジスタ、２０は電圧−電流変換用抵抗
、２５および２７は電流−電圧変換用抵抗、３０．３１
および３２はカレントミラー回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）所定の高電位を供給する高電位電源端子と、 所定の低電位を供給する低電位電源端子と、入力電圧を
受け、該入力電圧に追従した電圧を導出する電圧追従手
段と、 前記高電位と前記低電位の間の電位を有する第１の所定
電位と前記電圧追従手段の出力との間に接続され、前記
電圧追従手段の出力電圧をその電圧の大きさに応じた電
流に変換する電圧−電流変換用抵抗と、 一方端が前記電圧追従手段の出力に接続され、前記電圧
追従手段の出力の電位が前記第１の所定電位より大きい
ときにＯＮする第１のスイッチと、一方端が前記電圧追
従手段の出力に接続され、前記電圧追従手段の出力の電
位が前記第１の所定電位より小さいときにＯＮする第２
のスイッチと、一方端が第２の所定電位に接続され、各
々その抵抗値が異なる複数の電流−電圧変換用抵抗と、
前記第１のスイッチの他方端と前記高電位電源端子との
間に接続され、前記第１のスイッチに流れる電流に応じ
た電流を前記電流−電圧変換用抵抗に供給する第１のカ
レントミラー回路と、前記第２のスイッチの他方端と前
記低電位電源端子との間に接続され、前記第２のスイッ
チに流れる電流に応じた電流を前記電流−電圧変換用抵
抗に供給する第２のカレントミラー回路とを備えたこと
を特徴とする全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17841689A JPH0342903A (ja) | 1989-07-11 | 1989-07-11 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17841689A JPH0342903A (ja) | 1989-07-11 | 1989-07-11 | 全波整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342903A true JPH0342903A (ja) | 1991-02-25 |
Family
ID=16048116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17841689A Pending JPH0342903A (ja) | 1989-07-11 | 1989-07-11 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342903A (ja) |
-
1989
- 1989-07-11 JP JP17841689A patent/JPH0342903A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801823A (en) | Sample hold circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US5721507A (en) | Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current | |
| JPS631833B2 (ja) | ||
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JPH0232585B2 (ja) | ||
| US4564814A (en) | Full-wave rectifier using an operational amplifier | |
| JPH03788B2 (ja) | ||
| JPH0342903A (ja) | 全波整流回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS62289003A (ja) | ラインドライバ設計方法および集積回路トランシーバ | |
| US4573019A (en) | Current mirror circuit | |
| JPH0310243B2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| US4499429A (en) | Variable gain control circuit | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JPH0226239Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JP3169496B2 (ja) | 交流増幅回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 |