JPH0343597B2 - - Google Patents

Info

Publication number
JPH0343597B2
JPH0343597B2 JP15599579A JP15599579A JPH0343597B2 JP H0343597 B2 JPH0343597 B2 JP H0343597B2 JP 15599579 A JP15599579 A JP 15599579A JP 15599579 A JP15599579 A JP 15599579A JP H0343597 B2 JPH0343597 B2 JP H0343597B2
Authority
JP
Japan
Prior art keywords
load
output
becomes
transistor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15599579A
Other languages
English (en)
Other versions
JPS5696294A (en
Inventor
Takashi Kinoshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15599579A priority Critical patent/JPS5696294A/ja
Publication of JPS5696294A publication Critical patent/JPS5696294A/ja
Publication of JPH0343597B2 publication Critical patent/JPH0343597B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、たとえば時計付きテレビジヨン受像
機のように、アラーム動作とタイマー動作とを具
備した電子機器において、時計回路からの可聴域
パルス信号であるアラーム信号により、設定され
た時刻からのテレビジヨン受像機の連続動作およ
びアラーム音によるアラーム動作が簡単に選択で
きるようにスイツチング装置を提供しようとする
ものである。
以下本発明の一実施例について時計付きテレビ
ジヨン受像機を例にとつて説明する。図におい
て、1は電源、2は電源スイツチ、3はNAND
ゲート4,5より構成されるRSフリツプフロツ
プ回路で、セツト端子Sを抵抗6を介して電源1
に接続するとともに、時計回路(図示せず)から
のアラーム信号が印加される入力端子7に接続し
ている。8はイニシヤルセツト用トランジスタ
で、ベースに微分回路を構成する抵抗9,10お
よびコンデンサ11を有し、電源スイツチ2を閉
じたとき前記微分回路の働きにより得られる正の
パルスにより一瞬導通する。12はNANDゲー
トで、一方の入力端子aを抵抗13を介して電源
に接続するとともに、前記RSフリツプフロツプ
回路3のセツト端子Sとアース間に直列に接続さ
れた放電用ダイオード14とコンデンサ15との
接続点に接続している。16,17,18,1
9,20,21,22は安定化電源回路を構成す
る素子で、16は直列制御トランジスタ、17,
18は誤差増幅用トランジスタ、19,20は出
力電圧分圧用抵抗、21は基準電圧を与えるため
のツエナーダイオード、22はその直列安定抵抗
である。
また、23は直列制御トランジスタ16のベー
スと誤差増巾用トランジスタ18のエミツタとの
間に直列に挿入されたスイツチングトランジスタ
で、ベースを電流制限抵抗24を介してRSフリ
ツプフロツク回路3の出力端子Qに接続してい
る。25は起動用のスイツチングトランジスタ
で、ベースを電流制限抵抗26を介してRSフリ
ツプフロツプ回路3の出力端子Qに接続し、コレ
クタを電源に接続するとともに、エミツタをコン
デンサ27、逆流防止用ダイオード28を介して
誤差増巾用トランジスタ17のベースに接続して
いる。ここで、29,30はコンデンサ27の放
電用抵抗である。31は第2の直列制御トランジ
スタで、ベースに基準電圧用のツエナーダイオー
ド32を接続している。33は安定化電源回路の
出力端に接続された負荷で、音声増幅回路、スピ
ーカを除くテレビ回路が相当する。34は直列制
御トランジスタ31の出力端に接続された負荷
で、音声増巾回路が相当し、この入力端子に負荷
33からの音声信号が音量調整用可変抵抗器3
5、抵抗36を介して印加される。37はスピー
カである。
また38はエミツタを抵抗39を介して電源に
接続したスイツチングトランジスタで、コレクタ
を直列制御トランジスタ31のベースに接続し、
ベースを電流制限抵抗40を介してRSフリツプ
フロツプ回路3の他方の出力端子Qに接続して
いる。41,42は互いに逆方向に直列接続され
た逆流防止用ダイオードで、入力端子7と負荷3
4の入力端子との間に接続されている。43はイ
ンバータで、入力側を抵抗44を介して直列制御
トランジスタ31のコレクタに接続し、出力端子
をNANDゲート12の他方の入力端子bに接続
するとともに、抵抗45を介してダイオード41
と42の接続点に接続している。46はスイツチ
ングトランジスタ23のベースとインバータ43
の入力端子との間に挿入された逆流防止用ダイオ
ード、47はこのインバータ43の入力端子とア
ース間に挿入されたリセツトスイツチである。
次にその動作を説明する。
いまリセツトスイツチ47は開いているとする。
ここで、電源スイツチ2を閉じると、トランジス
タ8が微分回路の働きにより一瞬導通し、そのコ
レクタ電位がローレベルとなる。すなわち、RS
フリツプフロツプ回路3はセツト端子がローレベ
ルとなることよりセツトされ、そのQ出力がハイ
レベル、出力がローレベルとなる。一方、この
とき時間の経過とともにコンデンサ15は充電を
完了し、以後の動作には前記トランジスタ8は無
関係となる。
前記RSフリツプフロツプ回路3のQ出力がハ
イレベルとなることにより、抵抗24,26を介
してそれぞれのスイツチングトランジスタ23,
25は導通する。そして、トランジスタ25の導
通によりその出力がコンデンサ27,ダイオード
28を介して誤差増巾用トランジスタ17のベー
スに印加され、このトランジスタ17を導通せし
める。一方、上記したようにスイツチングトラン
ジスタ23が導通していることより、誤差増巾用
トランジスタ18および直列制御トランジスタ1
6が導通する。こうして、安定化電源回路の出力
電圧は立ち上がり、定常動作となり、負荷33を
動作させる。
このとき、RSフリツプフロツプ回路3のQ
出力がローレベルであることより、スイツチング
トランジスタ38も導通し、直列安定抵抗39を
介して電源電圧が基準電圧用ダイオード32に印
加され、直列制御トランジスタ31を導通せし
め、その出力電圧により負荷34を動作させる。
これにより、負荷33からの音声信号は音量調整
用可変抵抗器35、抵抗36を介して負荷34に
入力され、スピーカ37より増巾された音声が得
られる。すなわち、テレビジヨン受像機が動作状
態となるわけである。
なお、このとき、NANDゲート12の一方の
入力端子aはコンデンサ15が充電されているこ
とよりハイレベルであり、他方の入力端子bは、
インバータ43の入力がハイレベルであり、その
出力がローレベルとなることよりローレベルとな
り、したがつてNANDゲート12の出力はハイ
レベルとなり、RSフリツプフロツプ回路3をリ
セツトしない。また、ダイオード42も逆バイア
ス状態となるため、回路動作に影響を与えること
はない。
ここで、リセツトスイツチ47をモーメンタリ
ーに閉じると(したがつて、閉じた後すぐ開く)、
インバータ43の入力はローレベルになり、
NANDゲート12の他方の入力端子bはハイレ
ベルになる。このとき、NANDゲート12のも
う一方の入力端子aもコンデンサ15の充電完了
によりハイレベルとなつているため、NANDゲ
ート12の出力はローレベルとなり、RSフリツ
プフロツフ回路3はリセツトされ、その出力が反
転する。すなわち、Q出力はローレベルに、出
力はハイレベルになるため、スイツチングトラン
ジスタ23,25,38はともに遮断状態とな
り、負荷33,34は動作を停止する。
この状態が、いわゆるスタンバイ状態で、この
状態は入力端子7に時計回路からのアラーム信号
48が入力されるまで継続される。
この状態において、入力端子7にアラーム信号
48が印加されると、その最初の立ち下がり部分
でRSフリツプフロツプ回路3はセツトされ、上
記した動作が行なわれる。すなわち、設定された
時刻がくると、テレビジヨン受像機は動作を開始
するわけである。この場合、アラーム信号48は
設定された時間、たとえば1分間しか入力されな
いが、RSフリツプフロツプ回路3の働きにより、
テレビジヨン受像機は連続動作を行う。
次にリセツトスイツチ47を閉じたままにして
おくと、スタンバイ状態となるのは前述の通りで
あるが、この状態において、入力端子7にアラー
ム信号48が印加されると、ローレベルの期間ダ
イオード14が導通し、コンデンサ15の電荷が
前記ダイオード14を介して放電するため、結局
NANDゲート12の一方の入力端子aはローレ
ベルになり、他方の入力端子bがハイレベルであ
るため、NANDゲート12の出力はハイレベル
となり、RSフリツプフロツプ回路3をリセツト
しない。このとき、インバータ43のハイレベル
となつた出力が抵抗45を介してダイオード4
1,42に印加されるため、アラーム信号48の
ローレベル時にダイオード41は導通し、ダイオ
ード41と42の交点電位をローレベルにする。
この交点電位の変化はダイオード42を介して負
荷34に印加される。
一方、このときRSフリツプフロツプ回路3の
Q出力はハイレベルとなるが、抵抗24の他端が
ダイオード46,リセツトスイツチ47を介して
アースに接続されていることより、スイツチング
トランジスタ23のベースはローレベルとなり、
スイツチングトランジスタ23は遮断状態で、安
定化電源回路も動作せず、負荷33も動作しな
い。一方、RSフリツプフロツプ回路3の出力
がローレベルであることより、スイツチングトラ
ンジスタ38は導通し、負荷34は動作状態とな
り、負荷33からの音声信号に代わつて、ダイオ
ード42を通して入力された信号を増巾して、ス
ピーカ37よりアラーム音を発生させる。
この状態で、アラーム信号48が印加されてい
る時間は通常、有限であり、したがつてアラーム
信号48がなくなると、コンデンサ15は抵抗1
3を介して再び充電され、この抵抗13とコンデ
ンサ15とによつて決まる充電時定数経過後に、
NANDゲート12の一方の入力端子aはハイレ
ベルとなり、リセツトスイツチ47が閉じられて
いることにより他方の入力端子bもハイレベルと
なり、NANDゲート12の出力はローレベルと
なる。この結果、RSフリツプフロツプ回路3は
リセツトされ、その出力が反転し、負荷34も動
作停止状態となり、いわゆるスタンバイ状態に戻
る。
このように本構成によれば、リセツトスイツチ
46を開いた状態では、設定した時刻がくると発
生されたアラーム信号48により負荷33,34
をともに動作状態にするとができ、またリセツト
スイツチ46を閉じた状態においては、前記アラ
ーム信号48により、負荷34のみを動作させ
て、負荷33からの音声信号に代わつてアラーム
音を発生させることができる。そして、このとき
アラーム信号48が印加されなくなると、負荷3
4も自動的に動作停止状態となる。また、スタン
バイ時の電流も微少におさえることができる。こ
のとき、NANDゲート4,5,17およびイン
バータ43にCMOSを使用すれば、スタンバイ
電流はさらに微少となる。
なお、上記実施例においては時計付きテレビジ
ヨン受像機を例にとつて説明したが、これに限定
されるものではない。
以上説明したように本発明によれば、可聴域で
有限長のパルス信号入力により複数の負荷のタイ
マー動作、アラーム動作を実現することができ、
その実用的効果は極めて大なるものがある。
【図面の簡単な説明】
図面は本発明の一実施例におけるスイツチング
装置の回路図である。 1……電源、2……電源スイツチ、3……RS
フリツプフロツプ回路、4,5,12……
NANDゲート、7……アラーム信号入力端子、
15……コンデンサ、16,31……直列制御ト
ランジスタ、17,18……誤差増巾用トランジ
スタ、21,32……ツエナーダイオード、3
3,34……負荷、37……スピーカ、28,4
1,42,46……逆流防止用ダイオード、47
……リセツトスイツチ。

Claims (1)

    【特許請求の範囲】
  1. 1 可聴域パルス信号が入力されることにより、
    音声増幅回路及びスピーカ等からなる第1の負荷
    と第1の負荷を除くテレビ回路を構成する第2の
    負荷とを同時に動作させ、かつ可聴域パルス信号
    が入力されおえた後も動作させる第1の手段と、
    可聴域パルス信号が入力されることにより前記第
    1の負荷のみを動作させる第2の手段と、前記可
    聴域パルス信号が印加されている時間動作して、
    前記可聴域パルス信号が入力されなくなると一定
    時間経過後前記可聴域パルス信号により起動した
    前記第2の手段の動作を停止せしめる第3の手段
    と、前記第1の手段の動作を解除する第4の手段
    とを備えることを特徴とするスイツチング装置。
JP15599579A 1979-11-30 1979-11-30 Switching device Granted JPS5696294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15599579A JPS5696294A (en) 1979-11-30 1979-11-30 Switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15599579A JPS5696294A (en) 1979-11-30 1979-11-30 Switching device

Publications (2)

Publication Number Publication Date
JPS5696294A JPS5696294A (en) 1981-08-04
JPH0343597B2 true JPH0343597B2 (ja) 1991-07-03

Family

ID=15618038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15599579A Granted JPS5696294A (en) 1979-11-30 1979-11-30 Switching device

Country Status (1)

Country Link
JP (1) JPS5696294A (ja)

Also Published As

Publication number Publication date
JPS5696294A (en) 1981-08-04

Similar Documents

Publication Publication Date Title
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
US4479097A (en) Low voltage, low power RC oscillator circuit
US3559072A (en) Electronic shut-off timers
US4267467A (en) Timer circuit
JPH0343597B2 (ja)
JPH03171766A (ja) 電力増幅装置
GB937541A (en) Voltage monitoring and shorting device
JPH0333947Y2 (ja)
KR900010748Y1 (ko) 출력뮤트 자동 복귀회로
JPS6156793B2 (ja)
JPS6025157Y2 (ja) 増幅度切換装置
JPS6359283B2 (ja)
JPS6122345Y2 (ja)
JPS6010117Y2 (ja) Aft制御回路
JPS6025152Y2 (ja) ミュ−ティング回路
US3496474A (en) Time delayed cutoff for radios and the like
JPS58992Y2 (ja) デイジタルチユ−ナ回路
JPS6035307Y2 (ja) モ−ド制御回路
JPS6035306Y2 (ja) モ−ド制御回路
JPH0722898Y2 (ja) ポップ音防止回路
JPS61146007A (ja) 電子ボリウム装置
US3509361A (en) Timer circuit
CA1174300A (en) Rc oscillator circuit
JPS6349405B2 (ja)
JPS6244232B2 (ja)