JPH0343646B2 - - Google Patents

Info

Publication number
JPH0343646B2
JPH0343646B2 JP57018942A JP1894282A JPH0343646B2 JP H0343646 B2 JPH0343646 B2 JP H0343646B2 JP 57018942 A JP57018942 A JP 57018942A JP 1894282 A JP1894282 A JP 1894282A JP H0343646 B2 JPH0343646 B2 JP H0343646B2
Authority
JP
Japan
Prior art keywords
data
image
memory
control computer
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57018942A
Other languages
English (en)
Other versions
JPS58139241A (ja
Inventor
Mitsuo Tabata
Masatsugu Kidode
Noboru Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57018942A priority Critical patent/JPS58139241A/ja
Priority to US06/463,599 priority patent/US4545068A/en
Priority to EP83300568A priority patent/EP0086605A3/en
Publication of JPS58139241A publication Critical patent/JPS58139241A/ja
Publication of JPH0343646B2 publication Critical patent/JPH0343646B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】
〔発明の属する技術分野〕 本発明は画像処理システムにおいて、システム
制御計算機から画像メモリをアクセスするときの
画像メモリの制御方式に関する。 〔発明の技術的背景〕 画像処理システムにおいては装置制御計算機と
画像メモリ間にはデータバスやインタフエース等
があり、制御計算機から画像メモリをアクセスす
るときはデータバスのコントロール、インタフエ
イスへのモード、書込み用データのセツト、リー
ド/ライトの制御等を行つて始めて画像メモリへ
のアクセスが可能となつている。つまり画像メモ
リは一つの外部機器と考えられ、それに対する制
御は外部機器間とのデータ転送と同等である。 そのため制御計算機から画像メモリをアクセス
するときは各種の手続きが必要で、制御が煩雑に
なる。しかも外部機器とのデータ転送は相互の状
態を確認し合つて行うのが通常でありそれに要す
る手続きの煩雑さ、アクセス時間の増加が問題と
なる。 まず制御計算機から画像メモリをアクセスする
場合の従来の方法について説明する。 通常、画像処理システムにおいて画像メモリは
1画素当り数ビツトでn×mサイズの2次元に構
成され、複数枚用意される。第1図はシステムの
うち制御計算機と画像記憶部との接続を示すもの
で、1は制御計算機、2は主メモリ、10は画像
記憶部とのインタフエイス、3,4は画像メモリ
へのアクセス点を指定するX,Yのアドレスレジ
スタ、5は複数枚のうちのアクセス対象メモリを
指定するメモリセレクトレジスタ、6はメモリへ
の書込みデータを保持するライトデータレジス
タ、7はメモリから読出されたデータを保持する
リードデータレジスタ、8はデータセツト、書込
み信号などを発生するアクセスコントロール回
路、9は複数枚からなる画像メモリ、11はメモ
リ内全体を制御するメモリコントローラ(MC)、
110はメモリ内の内部データバスである。 画像記憶部内はMC11の制御の下にありデー
タ輸送はバス110を介して行われる。 第2図を参照しながらアクセスの手順を説明す
る。計算機1と画像記憶部間の通信はその都度お
互いの状態を確認し合つてインタフエイス10を
介して行われる。先ず、インタフエイス10がレ
デイ状態であればメモリを指定するデータを計算
機1からインタフエイス10に出力され、MC1
1のコントロールの下にバス110上に出力さ
れ、レジスタ5にセツトされメモリセレクト信号
500となる。MC11はデータを受理した事を
計算機1に知らせるためインタフエイス10内の
フラグをセツトする。これをみて計算機1はアク
セス点の情報Xアドレスを出力し、MC11のコ
ントロールの下にレジスタ4にセツトする。同様
にしてアクセス点のYアドレスがレジスタ3にセ
ツトされる。なお、画像メモリ9内のある領域を
連続してアクセスする場合には、処理対象領域情
報(開始点、大きさ又は終了点)がセツトされ
る。 さてX,Yのアドレスがセツトされると書込み
データがレジスタ6にタイミング信号810でセ
ツトされる。信号810が出ると続いて書込み信
号800が発生され、信号500でセレクトされ
た画像メモリ9の400,300の位置へデータ
600が書込まれる。読み出しの場合にはリード
データ700がレジスタ7にセツトされ、MC1
1のコントロールの下にバス110上に出力され
インタフエイス10を介して計算機1に転送され
る。このようにして1点に対するアクセスが終了
する。尚、連続してアクセスする場合は、計算機
1又はMC11の制御の下に処理対象領域情報に
従つて300,400の値を順次替えていき、デ
ータのセツト、書込み(読出しの場合は計算機1
へのデータ転送)を行い開始点から終了点まで繰
返される。 このように、計算機と画像記憶部との間のデー
タ転送は、常に相手がレデイ状態であるか確認し
た後行なう必要がある。この場合、アクセスする
領域が例えば画像メモリの全画面であつて、ラス
タ走査的に順次アクセスする(例えば表示のため
に)場合には、この手続きに要する時間は比較的
問題とはならない。しかしながら、小数の画素を
ランダムにアクセスする場合には、上記手続に要
する時間は顕著となり、手続きの煩しさだけでな
くアクセスそのものに要する時間よりもかなりの
時間を要することになり、著しく効率が低下す
る。 〔発明の目的〕 制御計算機は主メモリをアクセスするようにし
て画像メモリをアクセスすることを可能にし、画
像メモリアクセスに要する手続きの煩しさ、無駄
時間を解消し、効率のよい画像メモリアクセスを
実現させるものである。 〔発明の構成及び効果〕 つまり、本発明では主メモリ内に画像メモリア
クセスのための専用領域を設け、この専用領域を
画像メモリ側からアクセス可能とすることにより
制御計算機はこの領域にアクセスすることにより
画像メモリとのアクセスを実現するものである。 本発明によれば特に制御計算機から画像メモリ
の任意の1点又は少数の点をランダムにアクセス
するときに操作性、高効率性において著しい効果
が得られる。 〔発明の実施例〕 第3図に本発明の一実施例を示し、第1図と同
一部分には同一符号を付した。本画像処理システ
ムは、制御計算機システムと、これに接続された
画像処理部及び図示を省略した画像入力装置、画
像出力装置、補助記憶装置等を有する。制御計算
機システムは、制御計算機(中央制御部)1と制
御プログラムを記憶した主メモリ2からなる。画
像処理部は、アドレスレジスタ3,4、メモリセ
レクタレジスタ5、ライトデータレジスタ6、リ
ードデータレジスタ7、アクセスコントロール回
路8、画像メモリ9、インタフエイス10、メモ
リコントローラ(MC)11、内部データバス1
10を有する点で第1図と同様である。 本実施例では、内部データバス110はバス1
11を介して主メモリ2に接続されるとともに、
主メモリ2とMC11とはこれらバス110,1
11とは異なる専用線112により接続される。
なお、12は画像メモリ9のデータに対し画像処
理演算を行なう画像処理回路である。 一方、主メモリ2の一部には画像メモリアクセ
スのための画像メモリアクセス専用領域が設けら
れる。この専用領域の一例を第4図に示す。本実
施例では、専用領域として主メモリ2の201か
ら64バイト(1バイトは8ビツト)を割当てて
いる。同図において、204は画像メモリ9内の
読み出しすべきメモリを指定するセレクトデータ
を収容する領域、205,206は読み出し点の
X,Yアドレスデータを収容する領域、207〜
215は読み出しデータを収容する領域、216
は書き込みすべきメモリを指定するセレクトデー
タを収容する領域、217,218は書き込み点
のX,Yアドレスデータを収容する領域、219
〜227は書き込みデータを収容する領域、22
9は画像処理回路12で行なうべき演算の種類、
例えば3×3マスクビツトパターン、荷重係数と
の積和、3×3領域内での最大値/中間値/最小
値の検出などを指定する領域、228は上記演算
に必要なパラメータ、正規化のための情報を収容
する領域、230はMC11に対するコマンドを
収容する領域である。 主メモリ2の専用領域である230にコマンド
がセツトされると、即このコマンドは上記バス1
10,111とは異なる専用線112を介して
MC11に供給され、MC11が画像処理部の制
御を開始する。またMC11はバス111を介し
て主メモリ2の専用領域の内容を画像処理内部の
各種レジスタ等へ転送し、あるいは専用領域へデ
ータを書き込むことができる。 今、N番目の画像メモリの(I,J)点にデー
タG1を書き込む場合、制御計算機1は主メモリ
2に対して以下の命令群を実行すればよい。
【表】 401〜404の命令で、専用領域の216〜
219へN,I,J,G1のデータがセツトされ
る。405の命令で制御計算機1が230にコマ
ンドCMDをセツトすると、コマンドCMDは線1
12を介してMC11へ供給される。これにより
MC11は制御を開始し、バス111を介して専
用領域にセツトされたデータN,I,J,G1を
夫々対応するレジスタ5,4,3,6へセツトし
た後、所定の手順に従つてN番目の画像メモリの
(I,J)点にデータG1を書き込む。この動作が
終了すると、MC11は動作終了を示すフラツグ
のセツト又は割込みにより制御計算機1へ知らせ
る。 また、N′番目の画像メモリの(I′,J′)点のデ
ータを読み出す場合には、制御計算機1は以下の
命令群を実行すればよい。
【表】 これによつて、以下MC11の制御の基で、画
像メモリから読み出されたデータG2は、レジス
タ7、バス110,111を経由して専用領域の
207にセツトされる。そこで制御計算機1が2
07を読むことにより所望の画像データG2が得
られる。 更に、画像処理においては注目点の周囲の情報
が必要な場合が多い。例えば、制御計算機1がN
番目の画像メモリの(I,J)点を含めた周囲9
点の画像データを利用したい場合、制御計算機1
は以下の命令群を実行すればよい。
【表】 これによつてMC11の制御が開始され、20
4〜206のデータが夫々対応するレジスタ8,
4,3にセツトされるとともに、229のモード
情報M1がMC11に供給される。MC11はモー
ド情報M1を解読し、制御計算機1が(I,J)
点の周囲9点の画像データを要求していることを
知る。そこでMC11はレジスタ3,4の内容を
夫々I−1,I,I+1及びJ−1,J,J+1
と順次変化せしめるように制御し、順次(I−
1,J−1)点のデータ、(I,J−1)点のデ
ータ,…,(I+1,J+1)点のデータを読み
出し、これらを専用領域207〜215にセツト
して処理を終了する。 また更に、制御計算機1が画像処理回路12の
処理結果等を必要とする場合には、専用領域の2
29に処理の種類を指定するモード情報をセツト
し、228にそれに必要なパラメータ等をセツト
すれば、同様にして必要とするデータが専用領域
に得られる。 このように、制御計算機から画像メモリをアク
セスする場合、第2図に示したようなインタフエ
イス10がレデイかどうか調べるための手続を省
略することができ、アクセスに必要なステツプ数
も少なくなるので全体としてアクセスに要する時
間も短縮される。 したがつて、特に画像メモリの1点又は小数の
点をランダムにアクセスする場合であつても効率
よくアクセス可能である。
【図面の簡単な説明】
第1図、第2図は従来技術を説明するための
図、第3図は本発明の一実施例を示す図、第4図
は専用領域の一例を示す図である。 1……制御計算機、2……主メモリ、3,4,
5……レジスタ、11……メモリコントローラ
(MC)、12……画像処理回路、110,111
……内部データバス。

Claims (1)

  1. 【特許請求の範囲】 1 制御計算機と、 この制御計算機にバスを介し接続され、少なく
    とも画像メモリとその制御部を備えた画像記憶部
    と、 前記制御計算機にバスを介し接続され、前記画
    像記憶部を制御するコマンド及び画像記憶部との
    間で転送されるデータを収容する専用領域を有す
    る主メモリと、 この主メモリの専用領域に収容された前記デー
    タを前記画像記憶部内の制御部がアクセスできる
    ように構成された前記バスとは異なる専用線とを
    具備し、 前記制御計算機が前記画像記憶部内の画像メモ
    リをアクセスするため前記主メモリ内の専用領域
    にコマンド及びデータを書き込んだとき、該コマ
    ンドが前記専用線を介し前記画像記憶部内の制御
    部に即供給されることにより該データに応じたア
    クセスを前記画像メモリに対して開始することを
    特徴とする画像メモリアクセス方式。 2 制御計算機は前記画像記憶部内の制御部が実
    行する演算の種類を指定するためのモード及び必
    要なパラメータを前記主メモリ内の専用領域に書
    き込み、またその演算結果を専用領域から読み出
    すものである特許請求の範囲第1項記載の画像メ
    モリアクセス方式。
JP57018942A 1982-02-10 1982-02-10 画像メモリアクセス方式 Granted JPS58139241A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57018942A JPS58139241A (ja) 1982-02-10 1982-02-10 画像メモリアクセス方式
US06/463,599 US4545068A (en) 1982-02-10 1983-02-03 Image processing system
EP83300568A EP0086605A3 (en) 1982-02-10 1983-02-04 Image processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57018942A JPS58139241A (ja) 1982-02-10 1982-02-10 画像メモリアクセス方式

Publications (2)

Publication Number Publication Date
JPS58139241A JPS58139241A (ja) 1983-08-18
JPH0343646B2 true JPH0343646B2 (ja) 1991-07-03

Family

ID=11985690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57018942A Granted JPS58139241A (ja) 1982-02-10 1982-02-10 画像メモリアクセス方式

Country Status (3)

Country Link
US (1) US4545068A (ja)
EP (1) EP0086605A3 (ja)
JP (1) JPS58139241A (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757002B2 (ja) * 1982-10-05 1995-06-14 キヤノン株式会社 画像処理装置
US4675908A (en) * 1983-10-07 1987-06-23 Canon Kabushiki Kaisha Image data processing apparatus and system
US4591997A (en) * 1983-11-28 1986-05-27 Polaroid Corporation Method of storing and printing image with non-reentrant basic disk operating system
CA1231186A (en) * 1983-12-20 1988-01-05 Takatoshi Ishii Display control system
JPS60140470A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 画像情報処理装置
US5923591A (en) * 1985-09-24 1999-07-13 Hitachi, Ltd. Memory circuit
US5448519A (en) * 1984-10-05 1995-09-05 Hitachi, Ltd. Memory device
US6028795A (en) 1985-09-24 2000-02-22 Hitachi, Ltd. One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation
US5450342A (en) * 1984-10-05 1995-09-12 Hitachi, Ltd. Memory device
KR910000365B1 (ko) * 1984-10-05 1991-01-24 가부시기가이샤 히다찌세이사꾸쇼 기억회로
JPS6196833A (ja) * 1984-10-17 1986-05-15 Sony Corp テレビ受像機
US4653112A (en) * 1985-02-05 1987-03-24 University Of Connecticut Image data management system
JPS61223785A (ja) * 1985-03-28 1986-10-04 株式会社東芝 画像メモリ制御装置
ES8701398A1 (es) * 1985-05-14 1986-11-16 Intersoftware Sa Procedimiento para la lectura automatica de imagenes y aparato para la realizacion del mismo
US5265234A (en) * 1985-05-20 1993-11-23 Hitachi, Ltd. Integrated memory circuit and function unit with selective storage of logic functions
JPH0746297B2 (ja) * 1985-08-23 1995-05-17 ソニー株式会社 電子機器
CA1283738C (en) * 1985-11-13 1991-04-30 Atsushi Hasebe Data processor
US5239628A (en) * 1985-11-13 1993-08-24 Sony Corporation System for asynchronously generating data block processing start signal upon the occurrence of processing end signal block start signal
US4860109A (en) * 1987-01-07 1989-08-22 Matsushita Electric Industrial Co., Ltd. Image processing apparatus
US4907156A (en) * 1987-06-30 1990-03-06 University Of Chicago Method and system for enhancement and detection of abnormal anatomic regions in a digital image
US4839807A (en) * 1987-08-03 1989-06-13 University Of Chicago Method and system for automated classification of distinction between normal lungs and abnormal lungs with interstitial disease in digital chest radiographs
US4845663A (en) * 1987-09-03 1989-07-04 Minnesota Mining And Manufacturing Company Image processor with free flow pipeline bus
US5129060A (en) * 1987-09-14 1992-07-07 Visual Information Technologies, Inc. High speed image processing computer
US5146592A (en) * 1987-09-14 1992-09-08 Visual Information Technologies, Inc. High speed image processing computer with overlapping windows-div
US4985848A (en) * 1987-09-14 1991-01-15 Visual Information Technologies, Inc. High speed image processing system using separate data processor and address generator
US5109348A (en) * 1987-09-14 1992-04-28 Visual Information Technologies, Inc. High speed image processing computer
US4945495A (en) * 1987-10-21 1990-07-31 Daikin Industries, Ltd. Image memory write control apparatus and texture mapping apparatus
JP2690782B2 (ja) * 1989-05-30 1997-12-17 富士写真フイルム株式会社 画像ファイリングシステム
US5212637A (en) * 1989-11-22 1993-05-18 Stereometrix Corporation Method of investigating mammograms for masses and calcifications, and apparatus for practicing such method
US5287452A (en) * 1990-03-23 1994-02-15 Eastman Kodak Company Bus caching computer display system
US5517609A (en) * 1990-08-06 1996-05-14 Texas Instruments Incorporated Graphics display system using tiles of data
NL9002593A (nl) * 1990-11-28 1992-06-16 Koninkl Philips Electronics Nv Beeldopslaginrichting, alsmede beeldverwerkingsinrichting voorzien van de beeldopslaginrichting.
US5485287A (en) * 1991-06-18 1996-01-16 Hitachi, Ltd. High-speed image signal processing system
JPH07122864B2 (ja) * 1991-07-22 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム、データ処理システムに使用するインターフエース回路及びデータ・プロセツサ間の通信方法
US5309528A (en) * 1991-12-13 1994-05-03 Avid Technology, Inc. Image digitizer including pixel engine
US5315700A (en) * 1992-02-18 1994-05-24 Neopath, Inc. Method and apparatus for rapidly processing data sequences
US5263139A (en) * 1992-05-19 1993-11-16 Sun Microsystems, Inc. Multiple bus architecture for flexible communication among processor modules and memory subsystems and specialized subsystems
US5506617A (en) * 1992-12-10 1996-04-09 Eastman Kodak Company Electronic camera incorporating a computer-compatible bus interface
US5649173A (en) * 1995-03-06 1997-07-15 Seiko Epson Corporation Hardware architecture for image generation and manipulation
US5761727A (en) * 1996-04-02 1998-06-02 United Microelectronics Corporation Control apparatus for a memory architecture using dedicated and shared memory segments
DE19941348A1 (de) * 1999-08-31 2001-03-08 Micronas Gmbh Speicherzugriffseinheit für den wahlweisen Zugriff auf eine statische Speichereinheit oder eine dynamische Speichereinheit sowie zugehörige Zugriffsverfahren
US7000093B2 (en) * 2001-12-19 2006-02-14 Intel Corporation Cellular automaton processing microprocessor prefetching data in neighborhood buffer
KR100592106B1 (ko) * 2005-04-12 2006-06-21 엠텍비젼 주식회사 개별 메모리 접근 허용 방법 및 장치
CN100501706C (zh) * 2005-09-30 2009-06-17 鸿富锦精密工业(深圳)有限公司 避免命令传输冲突的方法及其电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706071A (en) * 1970-06-22 1972-12-12 Information Int Inc Binary image processor
US4120049A (en) * 1977-06-24 1978-10-10 Scan-Optics, Inc. Line memory
US4395699A (en) * 1979-09-10 1983-07-26 Environmental Research Institute Of Michigan Method and apparatus for pattern recognition and detection
US4442495A (en) * 1980-02-27 1984-04-10 Cadtrak Corporation Real time toroidal pan

Also Published As

Publication number Publication date
EP0086605A2 (en) 1983-08-24
US4545068A (en) 1985-10-01
EP0086605A3 (en) 1986-07-30
JPS58139241A (ja) 1983-08-18

Similar Documents

Publication Publication Date Title
US4545068A (en) Image processing system
US5990902A (en) Apparatus and method for prefetching texture data in a video controller of graphic accelerators
JP3038781B2 (ja) メモリアクセス制御回路
US5598526A (en) Method and system for displaying images using a dynamically reconfigurable display memory architecture
JP3940435B2 (ja) ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置
JPH0719426B2 (ja) デイスク制御装置
JPH0355832B2 (ja)
US4885679A (en) Secure commodity bus
US6563505B1 (en) Method and apparatus for executing commands in a graphics controller chip
JP3481308B2 (ja) インターフェース装置、データ転送システム及びデータ転送方法
US20050275665A1 (en) System and method for efficiently supporting image rotation modes by utilizing a display controller
US6425020B1 (en) Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry
JPS58136093A (ja) 表示制御装置
JP3036441B2 (ja) 1チップメモリデバイス
JPS59178487A (ja) デイスプレイ装置
JPH04167039A (ja) データ書き込み方式
JP3496942B2 (ja) メモリアクセス方法
US5694584A (en) Information processing system capable of quickly processing a parameter and a command necessary for drawing processing
JP3699496B2 (ja) イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置
JPS61276042A (ja) メモリ制御装置
JPS59219784A (ja) 大仮想画面の表示制御装置
JPH0528771A (ja) メモリ素子
JPS60108882A (ja) 高速編集表示方法
JPH05257698A (ja) 電子計算機
JPH05204847A (ja) データ転送制御装置