JPH0719426B2 - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPH0719426B2 JPH0719426B2 JP61265863A JP26586386A JPH0719426B2 JP H0719426 B2 JPH0719426 B2 JP H0719426B2 JP 61265863 A JP61265863 A JP 61265863A JP 26586386 A JP26586386 A JP 26586386A JP H0719426 B2 JPH0719426 B2 JP H0719426B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- disk drive
- register
- control
- group number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスク制御装置に関し、特に１つのディスク
コントローラで複数のディスクドライブを制御するディ
スク制御装置に関する。
コントローラで複数のディスクドライブを制御するディ
スク制御装置に関する。
ディスクコントローラはホストプロセッサに接続され、
ホストプロセッサの管理の下でディスクドライブを制御
する周辺コントローラとして用いられている。ディスク
コントローラはディスクドライブの種類や性能に応じて
最適の制御を行なうために、ディスクドライブの動作モ
ードや内部タイマの設定値などの各種の制御パラメータ
を必要とする。従来のディスクコントローラはこれらの
制御パラメータを記憶するための内部レジスタを有して
おり、必要に応じて記憶している制御パラメータを読み
出し、読出されたパラメータに基づいてディスクドライ
ブを制御するように設計されている。
ホストプロセッサの管理の下でディスクドライブを制御
する周辺コントローラとして用いられている。ディスク
コントローラはディスクドライブの種類や性能に応じて
最適の制御を行なうために、ディスクドライブの動作モ
ードや内部タイマの設定値などの各種の制御パラメータ
を必要とする。従来のディスクコントローラはこれらの
制御パラメータを記憶するための内部レジスタを有して
おり、必要に応じて記憶している制御パラメータを読み
出し、読出されたパラメータに基づいてディスクドライ
ブを制御するように設計されている。
最近半導体集積技術の進歩により１チップのディスクコ
ントローラが提供され、１個のコントローラで複数のデ
ィスクドライブが制御できるようになった。しかしなが
ら、１個のコントローラで複数のディスクドライブを制
御する場合、制御されるディスクドライブの種類および
性能が全く同一であれば問題はないが、様々な種類およ
び性能，規格のディスクドライブを制御するためには夫
々のディスクドライブに応じて異なる制御パラメータを
用意し使いわけなければならない。
ントローラが提供され、１個のコントローラで複数のデ
ィスクドライブが制御できるようになった。しかしなが
ら、１個のコントローラで複数のディスクドライブを制
御する場合、制御されるディスクドライブの種類および
性能が全く同一であれば問題はないが、様々な種類およ
び性能，規格のディスクドライブを制御するためには夫
々のディスクドライブに応じて異なる制御パラメータを
用意し使いわけなければならない。
このために、従来、次の２つの方式が提案されている。
１つは単一のレジスタセットだけを用いる方式で、他の
１つは接続されるディスクドライブの数と等しく、各デ
ィスクドライブと１対１に対応する複数のレジスタセッ
トを用いる方式である。
１つは単一のレジスタセットだけを用いる方式で、他の
１つは接続されるディスクドライブの数と等しく、各デ
ィスクドライブと１対１に対応する複数のレジスタセッ
トを用いる方式である。
制御パラメータを記憶するレジスタセットを１つだけ持
ち、これを使用して複数のディスクドライブを制御する
前者場合、各々のディスクドライブに対して異なる制御
パラメータが要求される時には、各ディスクドライブの
制御を開始する前にホストプロセッサがレジスタセット
に記憶されている制御パラメータをディスクドライブに
応じて更新しなければならない。このため、ホストプロ
セッサは各ディスクドライブに対応する制御パラメータ
を記憶および管理し、制御対象のディスクドライブが切
り替わる都度、ディスクコントローラ内のレジスタセッ
トに目的とするディスクドライブの制御パラメータをセ
ットしなおすという処理を必要とする。従って、ホスト
プロセッサの負担が非常に大きくなるという欠点があ
る。
ち、これを使用して複数のディスクドライブを制御する
前者場合、各々のディスクドライブに対して異なる制御
パラメータが要求される時には、各ディスクドライブの
制御を開始する前にホストプロセッサがレジスタセット
に記憶されている制御パラメータをディスクドライブに
応じて更新しなければならない。このため、ホストプロ
セッサは各ディスクドライブに対応する制御パラメータ
を記憶および管理し、制御対象のディスクドライブが切
り替わる都度、ディスクコントローラ内のレジスタセッ
トに目的とするディスクドライブの制御パラメータをセ
ットしなおすという処理を必要とする。従って、ホスト
プロセッサの負担が非常に大きくなるという欠点があ
る。
一方、ディスクドライブの数と同数のレジスタセットを
有し、各々のディスクドライブと１対１に対応する制御
パラメータを個々のレジスタセットに予め記憶しておく
後者の場合、ホストプロセッサの負担は低減されるが、
接続されるディスクドライブと同数のレジスタセットを
１チップ上にすべて集積化しなければならないため、ハ
ードウェア量が増え、チップサイズおよびチップコスト
が増加するという欠点がある。さらに、レジスタセット
とディスクドライブとが１対１の関係に固定されている
ので、ディスクドライブを交換する場合には必ずレジス
タセットの内容も変更しなければならないという欠点も
あった。
有し、各々のディスクドライブと１対１に対応する制御
パラメータを個々のレジスタセットに予め記憶しておく
後者の場合、ホストプロセッサの負担は低減されるが、
接続されるディスクドライブと同数のレジスタセットを
１チップ上にすべて集積化しなければならないため、ハ
ードウェア量が増え、チップサイズおよびチップコスト
が増加するという欠点がある。さらに、レジスタセット
とディスクドライブとが１対１の関係に固定されている
ので、ディスクドライブを交換する場合には必ずレジス
タセットの内容も変更しなければならないという欠点も
あった。
本発明は１つのディスクドライブコントローラで複数の
ディスクドライブを制御するディスク制御装置におい
て、前記ディスクコントローラは制御すべきディスクド
ライブの中で制御パラメータを共通に使用できるディス
クドライブをグループ化し、各グループ毎に代表される
制御パラメータがグループ別に記憶された複数のレジス
タセットと、ホストプロセッサもしくは外部から入力さ
れるディスクドライブ指定信号をうけて、当該指定信号
によって指定されたディスクドライブがどのグループに
属するかを判定し、判定結果に従って指定されたディス
クドライブの属するグループに対応するレジスタセット
をアクセスし、制御パラメータを読み出すレジスタセッ
ト選択および読出し回路とを含むことを特徴とする。
ディスクドライブを制御するディスク制御装置におい
て、前記ディスクコントローラは制御すべきディスクド
ライブの中で制御パラメータを共通に使用できるディス
クドライブをグループ化し、各グループ毎に代表される
制御パラメータがグループ別に記憶された複数のレジス
タセットと、ホストプロセッサもしくは外部から入力さ
れるディスクドライブ指定信号をうけて、当該指定信号
によって指定されたディスクドライブがどのグループに
属するかを判定し、判定結果に従って指定されたディス
クドライブの属するグループに対応するレジスタセット
をアクセスし、制御パラメータを読み出すレジスタセッ
ト選択および読出し回路とを含むことを特徴とする。
次に、本発明について図面を参照してより詳細に説明す
る。
る。
第１図は本発明の一実施例の要部ブロック図である。１
は制御すべきディスクドライブの数と同じ数のレジスタ
を含みグループ番号が記憶されているレジスタ回路、2,
3,4は各々のグループに対応する制御パラメータを記憶
するレジスタセット、５はグループ番号記憶レジスタ回
路中の１つのレジスタから読出されたグループ番号を解
読し、対応するレジスタセットを選択する選択信号を生
成するデコーダ、101はホストプロセッサもしくは外部
から入力されるディスクドライブ指定信号ａ……ｎ、10
2はグループ番号記憶レジスタの内容をデコーダに転送
するデータバス、103はグループ別に設けられたレジス
タセットを選択する選択信号線、104はグループ番号記
憶レジスタ回路１およびレジスタセット2,3,4の内容の
読み出し／書き込みを行うための内部データバスであ
り、これらはディスクコントローラとして必要な周知の
制御回路（図示せず）とともに単一の半導体チップに形
成されている。
は制御すべきディスクドライブの数と同じ数のレジスタ
を含みグループ番号が記憶されているレジスタ回路、2,
3,4は各々のグループに対応する制御パラメータを記憶
するレジスタセット、５はグループ番号記憶レジスタ回
路中の１つのレジスタから読出されたグループ番号を解
読し、対応するレジスタセットを選択する選択信号を生
成するデコーダ、101はホストプロセッサもしくは外部
から入力されるディスクドライブ指定信号ａ……ｎ、10
2はグループ番号記憶レジスタの内容をデコーダに転送
するデータバス、103はグループ別に設けられたレジス
タセットを選択する選択信号線、104はグループ番号記
憶レジスタ回路１およびレジスタセット2,3,4の内容の
読み出し／書き込みを行うための内部データバスであ
り、これらはディスクコントローラとして必要な周知の
制御回路（図示せず）とともに単一の半導体チップに形
成されている。
以下、第１図を参照してその動作を詳細に説明する。
まず、ホストプロセッサ（図示せず）はディスクコント
ローラが接続された外部バスを介して内部データバスに
制御パラメータを送り、グループ別に設けられている各
レジスタセットに所望の制御パラメータを書込む。さら
に、ホストプロセッサはディスクドライブと１対１に対
応するレジスタ回路内の各レジスタａ……ｎに対応する
ディスクドライブのグループを示すグループ番号G1……
Gnを書込む。これらの書込みはホストプロセッサを使わ
ずに外部からのキー入力等で行なってもよい。レジスタ
回路１および各レジスタセット2,3,4への書込み処理が
終了すると、ディスクコントローラは制御可能状態とな
る。
ローラが接続された外部バスを介して内部データバスに
制御パラメータを送り、グループ別に設けられている各
レジスタセットに所望の制御パラメータを書込む。さら
に、ホストプロセッサはディスクドライブと１対１に対
応するレジスタ回路内の各レジスタａ……ｎに対応する
ディスクドライブのグループを示すグループ番号G1……
Gnを書込む。これらの書込みはホストプロセッサを使わ
ずに外部からのキー入力等で行なってもよい。レジスタ
回路１および各レジスタセット2,3,4への書込み処理が
終了すると、ディスクコントローラは制御可能状態とな
る。
この状態で例えばディスクドライブａを指定する場合に
は、信号101aがレジスタ回路１中のレジスタａに入力さ
れ、グループ番号G1がデコーダ５に読出される。デコー
ダ５はこれを解読してグループ番号G1割当てられている
レジスタセット２を選択する。この結果、レジスタセッ
ト２内の制御パラメータが内部データバス104に読出さ
れる。読出された制御パラメータを用いてディスクコン
トローラは指定されたディスクドライブａを制御する。
一方、ディスクドライブｂを指定する信号101bが入力さ
れると、レジスタｂからグループ番号G2が読出され、そ
れによってデコーダ５はグループ番号G2が割当てられて
いるレジスタセット３を選択する。さらに、ディスクド
ライブｃを指定する信号101cが入力されると、レジスタ
ｃがアクセスされるが、この時ディスクドライブｃはデ
ィスクドライブｂと同じ制御パラメータを使用できるも
のとすればグループ番号G2がこのレジスタｃに予め記憶
されているから、デコーダはレジスタセット３を選択す
ることになる。
は、信号101aがレジスタ回路１中のレジスタａに入力さ
れ、グループ番号G1がデコーダ５に読出される。デコー
ダ５はこれを解読してグループ番号G1割当てられている
レジスタセット２を選択する。この結果、レジスタセッ
ト２内の制御パラメータが内部データバス104に読出さ
れる。読出された制御パラメータを用いてディスクコン
トローラは指定されたディスクドライブａを制御する。
一方、ディスクドライブｂを指定する信号101bが入力さ
れると、レジスタｂからグループ番号G2が読出され、そ
れによってデコーダ５はグループ番号G2が割当てられて
いるレジスタセット３を選択する。さらに、ディスクド
ライブｃを指定する信号101cが入力されると、レジスタ
ｃがアクセスされるが、この時ディスクドライブｃはデ
ィスクドライブｂと同じ制御パラメータを使用できるも
のとすればグループ番号G2がこのレジスタｃに予め記憶
されているから、デコーダはレジスタセット３を選択す
ることになる。
以上のようにグループ番号が設定されるレジスタ回路１
を設けることによって、複数の同種のディスクドライブ
に対して共通のレジスタセットを用いることができる。
従って、レジスタセットの数を縮小できるのでチップサ
イズおよびコストを低減することが可能となる。さら
に、ディスクドライブを変更する時でも、レジスタセッ
トの制御パラメータを変更せずに単にレジスタ回路１内
の対応するレジスタの内容（グループ番号）だけを書換
えればよいので、システムの変更も簡単にできるという
優れた効果がある。
を設けることによって、複数の同種のディスクドライブ
に対して共通のレジスタセットを用いることができる。
従って、レジスタセットの数を縮小できるのでチップサ
イズおよびコストを低減することが可能となる。さら
に、ディスクドライブを変更する時でも、レジスタセッ
トの制御パラメータを変更せずに単にレジスタ回路１内
の対応するレジスタの内容（グループ番号）だけを書換
えればよいので、システムの変更も簡単にできるという
優れた効果がある。
上記第１の実施例ではデコーダ５が必要であるが、ディ
スクコントローラが有している比較機能を用いれば、デ
コーダ５を省略することができる。この例を第２の実施
例として第２図に示す。第２図はディスクコントローラ
の内部ブロック図で、ディスク制御機能を有するCPU11
がRAM12およびパラメータレジスタセット15と内部バス1
11を介して接続される。RAM12はグループ番号が記憶さ
れる第１のエリア13,各種パラメータがグループ別に記
憶される第２のエリア14および現在制御中のディスクド
ライブのグループ番号が一時記憶される第３のエリア16
を含む。パラメータレジスタセット15は単一のディスク
ドライブを制御するのに必要な制御パラメータを記憶で
きる容量をもつレジスタでよい。しかし、複数のディス
クドライブをパラレルに制御する時にはパラレル制御可
能なディスクドライブの数に等しい数のレジスタセット
を設けておけばよい。
スクコントローラが有している比較機能を用いれば、デ
コーダ５を省略することができる。この例を第２の実施
例として第２図に示す。第２図はディスクコントローラ
の内部ブロック図で、ディスク制御機能を有するCPU11
がRAM12およびパラメータレジスタセット15と内部バス1
11を介して接続される。RAM12はグループ番号が記憶さ
れる第１のエリア13,各種パラメータがグループ別に記
憶される第２のエリア14および現在制御中のディスクド
ライブのグループ番号が一時記憶される第３のエリア16
を含む。パラメータレジスタセット15は単一のディスク
ドライブを制御するのに必要な制御パラメータを記憶で
きる容量をもつレジスタでよい。しかし、複数のディス
クドライブをパラレルに制御する時にはパラレル制御可
能なディスクドライブの数に等しい数のレジスタセット
を設けておけばよい。
CPU11の内部は例えば第３図のような回路構成を有す
る。外部もしくはホストプロセッサからのディスクドラ
イブ指定信号101はアドレス作成回路20に入力され、こ
こでRAM12の第１のエリア13内の対応するメモリ領域を
指示するアドレスが作成される。作成されたアドレスは
内部バス111を介してRAM12に送られる。このアドレスに
よって指示された第１のエリア13からディスクドライブ
指定信号によって指定されたディスクドライブのグルー
プ番号が読み出され、このグループ番号に対応する制御
パラメータを読み出すための第２のエリアのアドレスが
アドレス作成回路20で作成される。作成されたアドレス
はRAM12に送られ、第２のエリア内の制御パラメータが
読出され、内部バスを介してパラメータレジスタセット
15に送られる。ディスクドライブ制御回路23はレジスタ
セット15に格納された制御パラメータに従って指定され
たディスクドライブとの間で各種制御信号201の交信を
行なう。CPU11はさらにアドレス作成回路20およびコマ
ンド制御回路22を用いて現在制御中のディスクドライブ
のグループ番号を第３のエリア16に書込み、次のディス
クドライブ指定信号101が入力されそれに対応するグル
ープ番号が第１のエリア13から読出された時、第３のエ
リアに保持されている内容と比較回路21で比較を行な
い、一致／不一致を示す信号202をコマンド制御回路22
に送る。コマンド制御回路22は信号202が不一致を示す
時は、第１のエリア13から新たに読み出されたグループ
番号を参照してこのグループ番号に対応する制御パラメ
ータを第２のエリア14から読出し、パラメータレジスタ
セット15に書込む。この結果、パラメータレジスタセッ
トの内容は更新され新たなグループ（種類および性能の
異なる）のディスクドライブが制御される。一方、信号
202が一致を示す時は、パラメータレジスタセット15の
内容は書換えられることなく、以前に格納された制御パ
ラメータが再度使用される。この時は第２のエリアをア
クセスする必要はない。なお、コマンド制御回路はホス
トプロセッサからコマンドを入力し、RAMからパラメー
タレジスタセットへのパラメータ転送指令信号203やデ
ィスクドライブ制御回路23への制御指令信号20とを与え
る機能を有する。
る。外部もしくはホストプロセッサからのディスクドラ
イブ指定信号101はアドレス作成回路20に入力され、こ
こでRAM12の第１のエリア13内の対応するメモリ領域を
指示するアドレスが作成される。作成されたアドレスは
内部バス111を介してRAM12に送られる。このアドレスに
よって指示された第１のエリア13からディスクドライブ
指定信号によって指定されたディスクドライブのグルー
プ番号が読み出され、このグループ番号に対応する制御
パラメータを読み出すための第２のエリアのアドレスが
アドレス作成回路20で作成される。作成されたアドレス
はRAM12に送られ、第２のエリア内の制御パラメータが
読出され、内部バスを介してパラメータレジスタセット
15に送られる。ディスクドライブ制御回路23はレジスタ
セット15に格納された制御パラメータに従って指定され
たディスクドライブとの間で各種制御信号201の交信を
行なう。CPU11はさらにアドレス作成回路20およびコマ
ンド制御回路22を用いて現在制御中のディスクドライブ
のグループ番号を第３のエリア16に書込み、次のディス
クドライブ指定信号101が入力されそれに対応するグル
ープ番号が第１のエリア13から読出された時、第３のエ
リアに保持されている内容と比較回路21で比較を行な
い、一致／不一致を示す信号202をコマンド制御回路22
に送る。コマンド制御回路22は信号202が不一致を示す
時は、第１のエリア13から新たに読み出されたグループ
番号を参照してこのグループ番号に対応する制御パラメ
ータを第２のエリア14から読出し、パラメータレジスタ
セット15に書込む。この結果、パラメータレジスタセッ
トの内容は更新され新たなグループ（種類および性能の
異なる）のディスクドライブが制御される。一方、信号
202が一致を示す時は、パラメータレジスタセット15の
内容は書換えられることなく、以前に格納された制御パ
ラメータが再度使用される。この時は第２のエリアをア
クセスする必要はない。なお、コマンド制御回路はホス
トプロセッサからコマンドを入力し、RAMからパラメー
タレジスタセットへのパラメータ転送指令信号203やデ
ィスクドライブ制御回路23への制御指令信号20とを与え
る機能を有する。
この第２の実施例においても、第２のエリアに費される
メモリ容量を縮減し、かつ制御パラメータのアクセスが
容易なディスクコントローラが得られることは明らかで
ある。
メモリ容量を縮減し、かつ制御パラメータのアクセスが
容易なディスクコントローラが得られることは明らかで
ある。
以上説明したように本発明によれば、複数のディスクド
ライブを異なった制御パラメータを使用して１個のディ
スクコントローラで制御する場合に、各ディスクドライ
ブを制御するのに先だって、ホストプロセッサが制御パ
ラメータを再設定することなしにグループ単位に制御す
ることができるという効果がある。また、同一の制御パ
ラメータを使用するディスクドライブは共通のグループ
制御パラメータにより制御されるため、制御パラメータ
の変更に対しても柔軟性の高いディスクドライブ制御装
置を提供できるという効果がある。
ライブを異なった制御パラメータを使用して１個のディ
スクコントローラで制御する場合に、各ディスクドライ
ブを制御するのに先だって、ホストプロセッサが制御パ
ラメータを再設定することなしにグループ単位に制御す
ることができるという効果がある。また、同一の制御パ
ラメータを使用するディスクドライブは共通のグループ
制御パラメータにより制御されるため、制御パラメータ
の変更に対しても柔軟性の高いディスクドライブ制御装
置を提供できるという効果がある。
第１図は本発明の第１の実施例の要部ブロック図であ
る。 １……グループ番号記憶レジスタ回路、2,3,4……制御
パラメータレジスタセット、５……デコーダ、101……
ディスクドライブ指定信号、102……データバス、103…
…レジスタセット選択信号、104……データバス。 第２図は本発明の第２の実施例のブロック図、第３図は
その中のCPUの詳細なブロック図である。 11……CPU、12……RAM、13……第１のエリア、14……第
２のエリア、15……パラメータレジスタセット、16……
第３のエリア、111……内部バス、20……アドレス作成
回路、21……比較回路、22……コマンド制御回路、23…
…ディスクドライブ制御回路。
る。 １……グループ番号記憶レジスタ回路、2,3,4……制御
パラメータレジスタセット、５……デコーダ、101……
ディスクドライブ指定信号、102……データバス、103…
…レジスタセット選択信号、104……データバス。 第２図は本発明の第２の実施例のブロック図、第３図は
その中のCPUの詳細なブロック図である。 11……CPU、12……RAM、13……第１のエリア、14……第
２のエリア、15……パラメータレジスタセット、16……
第３のエリア、111……内部バス、20……アドレス作成
回路、21……比較回路、22……コマンド制御回路、23…
…ディスクドライブ制御回路。
Claims (1)
- 【請求項１】複数のディスクドライブを第一のディスク
コントローラで制御するディスク制御装置において、前
記複数のディスクドライブの中で共通の制御パラメータ
を使用できるディスクドライブをグループ化し、グルー
プ別に制御パラメータを記憶する複数のレジスタセット
と、前記複数のディスクドライブの各々を指定するディ
スクドライブ指定信号を入力し、指定されたディスクド
ライブのグループを示すグループ番号を発生する回路
と、発生されたグループ番号に従って、該グループ番号
で指定されるレジスタセットを選択する回路とを含むこ
とを特徴とするディスク制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265863A JPH0719426B2 (ja) | 1986-11-07 | 1986-11-07 | デイスク制御装置 |
| EP19870116417 EP0266789A3 (en) | 1986-11-07 | 1987-11-06 | Disk controller for a plurality of magnetic disk drives |
| US07/117,994 US4910614A (en) | 1986-11-07 | 1987-11-09 | Disk controller for a plurality of magnetic disk drives |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265863A JPH0719426B2 (ja) | 1986-11-07 | 1986-11-07 | デイスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63121172A JPS63121172A (ja) | 1988-05-25 |
| JPH0719426B2 true JPH0719426B2 (ja) | 1995-03-06 |
Family
ID=17423134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265863A Expired - Lifetime JPH0719426B2 (ja) | 1986-11-07 | 1986-11-07 | デイスク制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4910614A (ja) |
| EP (1) | EP0266789A3 (ja) |
| JP (1) | JPH0719426B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279108B1 (en) * | 1987-06-02 | 2001-08-21 | Seagate Technology Llc | Programmable microcontroller architecture for disk drive system |
| JPH01124961U (ja) * | 1988-02-18 | 1989-08-25 | ||
| US5101490A (en) * | 1989-01-10 | 1992-03-31 | Bull Hn Information Systems Inc. | Peripheral device controller with an EEPROM with microinstructions for a RAM control store |
| JPH02236612A (ja) * | 1989-03-10 | 1990-09-19 | Sony Corp | ディスク選択制御方法 |
| JPH02292621A (ja) * | 1989-05-02 | 1990-12-04 | Toshiba Corp | Ｈｄｄタイプ自動判別方式 |
| US5146574A (en) * | 1989-06-27 | 1992-09-08 | Sf2 Corporation | Method and circuit for programmable selecting a variable sequence of element using write-back |
| CA2029179A1 (en) * | 1989-11-03 | 1991-05-04 | Stephen M. Schultz | Method for data distribution in a disk array |
| US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
| US5134619A (en) * | 1990-04-06 | 1992-07-28 | Sf2 Corporation | Failure-tolerant mass storage system |
| US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
| US5202856A (en) * | 1990-04-05 | 1993-04-13 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
| US5461723A (en) * | 1990-04-05 | 1995-10-24 | Mit Technology Corp. | Dual channel data block transfer bus |
| US5214778A (en) * | 1990-04-06 | 1993-05-25 | Micro Technology, Inc. | Resource management in a multiple resource system |
| US5956524A (en) * | 1990-04-06 | 1999-09-21 | Micro Technology Inc. | System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
| US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
| EP0507503A3 (en) * | 1991-04-05 | 1993-09-29 | International Business Machines Corporation | Method and apparatus for directly and automatically accessing a bank of data storage devices with a computer |
| EP0654159A4 (en) * | 1992-08-10 | 1998-06-03 | Advanced Logic Res Inc | COMPUTER INTERFACE FOR PERFORMING A PLURALITY OF SEARCHES ON A PLURALITY OF DISK UNITS. |
| US5680377A (en) * | 1993-11-03 | 1997-10-21 | International Business Machines Corporation | Automated data storage library employing multi-direction picker with double lip gripper |
| US5717950A (en) | 1994-01-11 | 1998-02-10 | Hitachi, Ltd. | Input/output device information management system for multi-computer system |
| JP3283724B2 (ja) * | 1995-05-10 | 2002-05-20 | 三菱電機株式会社 | ミラーディスク制御方法およびミラーディスク装置 |
| CA2220974A1 (en) * | 1995-05-22 | 1996-11-28 | Mti Technology Corporation | Disk array system including a dual-ported staging memory and concurrent redundancy calculation capability |
| US6505268B1 (en) | 1996-12-20 | 2003-01-07 | Compaq Computer Corporation | Data distribution in a disk array |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175063A (ja) * | 1983-03-24 | 1984-10-03 | Teac Co | デイスク駆動装置 |
-
1986
- 1986-11-07 JP JP61265863A patent/JPH0719426B2/ja not_active Expired - Lifetime
-
1987
- 1987-11-06 EP EP19870116417 patent/EP0266789A3/en not_active Withdrawn
- 1987-11-09 US US07/117,994 patent/US4910614A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4910614A (en) | 1990-03-20 |
| EP0266789A2 (en) | 1988-05-11 |
| EP0266789A3 (en) | 1991-02-27 |
| JPS63121172A (ja) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719426B2 (ja) | デイスク制御装置 | |
| US6272610B1 (en) | File memory device using flash memories, and an information processing system using the same | |
| JP3670041B2 (ja) | 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ | |
| US5724540A (en) | Memory system having a column address counter and a page address counter | |
| JPH0343646B2 (ja) | ||
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH0916462A (ja) | データ処理装置および処理方法 | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JP2003122630A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2919001B2 (ja) | 半導体集積回路装置 | |
| EP1804166A2 (en) | Memory device and information processing apparatus | |
| JPH03204049A (ja) | メモリ制御装置 | |
| JP3429880B2 (ja) | メモリ装置およびメモリアクセス方法 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS6336021B2 (ja) | ||
| JP2004118595A (ja) | アクセス制御装置及びアクセス制御方法 | |
| JPH0865497A (ja) | 画像処理システム | |
| JPH04247540A (ja) | メモリ間ブロック転送方式 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH07261948A (ja) | カード型外部記憶装置 | |
| JPS6249459A (ja) | マイクロプロセツサにおけるメモリバンクの切り換え方式 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH0520244A (ja) | 情報処理装置 |