JPH0343838A - トレーサー - Google Patents

トレーサー

Info

Publication number
JPH0343838A
JPH0343838A JP1179314A JP17931489A JPH0343838A JP H0343838 A JPH0343838 A JP H0343838A JP 1179314 A JP1179314 A JP 1179314A JP 17931489 A JP17931489 A JP 17931489A JP H0343838 A JPH0343838 A JP H0343838A
Authority
JP
Japan
Prior art keywords
memory
address
register
group
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1179314A
Other languages
English (en)
Inventor
Yoshinori Eda
江田　由則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP1179314A priority Critical patent/JPH0343838A/ja
Publication of JPH0343838A publication Critical patent/JPH0343838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトレーサー、特に、障害解析時に利用されるト
レーサーに関する。
〔従来の技術〕
従来、この種のトレーサーは、装置の動作状態を記憶す
るメモリーとメモリーの書き込みアドレスを示すアドレ
スレジスタを有し、メモリーの書き込み信号により常時
メモリーに情報を書き込んでいた。
〔発明が解決しようとする課題〕
上述した従来のトレーサーは、常時ＨＷ情報をメモリー
に書き込むようになっているので、ＦＷの実行アドレス
をトレースする場合、ＦＷが同じアドレスを長時間繰り
返し実行するような時は、メモリー中に同じアドレスが
書き込まれているだけでそれ以前の有効な情報が残らな
いという欠点がある。
〔課題を解決するための手段〕
本発明のトレーサーは、装置の動作状態を記憶するメモ
リーと、前記メモリーの書き込みアドレスを示しアドレ
スレジスタと、ＦＷのアドレスを保持する２つのレジス
タ群Ａ　（Ａｏ　、　Ａ、・・・Ａ、）とＢ（Ｂ０、Ｂ
ｌ・・・Ｂｆｌ〉と、ＦＷの実行アドレスが前記レジス
タ群Ａの値以上でありかつ前記レジスタ群Ｂの値以下で
ある事を検出する比較器群Ｃ（Ｃ０、Ｃｔ・・・Ｃ，）
と、前記比較器群Ｃからの比較結果によりメモリーに情
報を書き込むかどうかを制御する書き込み制御回路を有
している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
メモリー１１はＦＷの実行アドレスａとＨＷ情報すをア
ドレスレジスタ１２によって示されるアドレスに記憶し
、アドレスレジスタ１２の値は加算器１３によって１が
加えられ更新される。
レジスタ群Ａ　（Ａｏ　、Ａｔ−Ａ、１）１４には、メ
モリー１１に書き込みたくないＦＷアドレスのスタート
アドレス（Ｘ０、Ｘ＋・・・Ｘ、）を格納し、レジスタ
群Ｂ　（Ｂ０、Ｂｎ・・・Ｂｎ）にはメモリー１１に書
き込みたくないＦＷアドレスのストップアドレス（Ｙ０
、Ｙｉ・・・Ｙ、）を格納する。
比較器群Ｃ（Ｃｏ　、Ｃ＋−Ｃｎ）１６は、ＦＷの実行
アドレスａがレジスタ群Ａ１４の値Ｘｎ以上でかつレジ
スタ群Ｂ１５の値Ｙ、以下である事を検出し、書き込み
制御回路１７に報告する。
書き込み制御回路１７は比較器群Ｃ１６からの比較結果
の内いずれか１つの真（Ｘ、≦ａ≦Ｙ、）であればメモ
リー１１への書き込み信号ｄとアドレスレジスタ１２の
クロックｅを抑止し、比較器群Ｃ１６の比較結果が全て
偽（Ｘｎ＞ａ又はａ〉Ｙｎ）であれば基本クロックＣか
らメモリー１１の書き込み信号ｄとアドレスレジスタ１
２のクロックｅを生成して出力する。
書き込み信号ｄによってＦＷの実行アドレスａとＨＷ情
報すがメモリー１１に書き込まれ、クロックｅによって
アドレスレジスタ１２の値が更新される。
〔発明の効果〕
以上説明したように本発明は、トレースする必要のない
ＦＷアドレスを指定することにより、限られたメモリー
容量で長時間のトレースが可能となり必要な情報が簡単
に得ることができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図である。 １１・・・メモリー　１２・・・アドレスレジスタ、１
３・・・加算器、１４・・・レジスタ群Ａ　（Ａ、、Ａ
。 ・・・Ａ、）、１５・・・レジスタ群Ｂ　（Ｂｏ　、　
Ｂｎ　　・・・Ｂｎ）、１６−・・比較器群Ｃ（Ｃｏ　
、　ＣＩ−Ｃ，）、１７・・・化き込み制御回路、 ａ・・・ＦＷの実行アドレス、ｂ・・・ＨＷ情報、Ｃ・
・・基本クロック、ｄ・・・メモリーの書き込み信号、
ｅ・・・アドレスレジスタのクロック。

Claims (1)

    【特許請求の範囲】
  1. 　装置の動作状態を記憶するメモリーと、前記メモリー
    の書き込みアドレスを示しアドレスレジスタと、ＦＷの
    アドレスを保持する２つのレジスタ群Ａ（Ａ＿０、Ａ＿
    １、・・・Ａ＿ｎ）・Ｂ（Ｂ＿０、Ｂ＿１・・・Ｂ＿ｎ
    ）と、ＦＷの実行アドレスが前記レジスタ群Ａの値以上
    でありかつ前記レジスタ群Ｂの値以下である事を検出す
    る比較器群Ｃ（Ｃ＿１、Ｃ＿２・・・Ｃ＿ｎ）と、前記
    比較器群Ｃからの比較結果によりメモリーに情報を書き
    込むかどうかを制御する書き込み制御回路を有し、ＦＷ
    の実行アドレスが前記レジスタＡの値以上でかつ前記レ
    ジスタＢの値以下の場合メモリーに情報を書き込まない
    ことを特徴とするトレーサー。
JP1179314A 1989-07-11 1989-07-11 トレーサー Pending JPH0343838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1179314A JPH0343838A (ja) 1989-07-11 1989-07-11 トレーサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1179314A JPH0343838A (ja) 1989-07-11 1989-07-11 トレーサー

Publications (1)

Publication Number Publication Date
JPH0343838A true JPH0343838A (ja) 1991-02-25

Family

ID=16063668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1179314A Pending JPH0343838A (ja) 1989-07-11 1989-07-11 トレーサー

Country Status (1)

Country Link
JP (1) JPH0343838A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236244A (ja) * 2000-02-23 2001-08-31 Mitsubishi Electric Corp ロボットプログラムのデバッグシステム
KR100492761B1 (ko) * 2002-11-20 2005-06-08 손열삼 글로우브 밸브

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236244A (ja) * 2000-02-23 2001-08-31 Mitsubishi Electric Corp ロボットプログラムのデバッグシステム
KR100492761B1 (ko) * 2002-11-20 2005-06-08 손열삼 글로우브 밸브

Similar Documents

Publication Publication Date Title
CA1231186A (en) Display control system
JPH0343838A (ja) トレーサー
JPH02272646A (ja) トレーサー
JPH0713806A (ja) マイクロプロセッサのバストレース装置
JPH04171542A (ja) デバッグ機能内蔵マイクロプロセッサ
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPH01175087A (ja) 画像表示装置
JPH0250740A (ja) アドレストレーサ
JPS59119449A (ja) くり返し命令処理装置
JPH02310738A (ja) マイクロプロセッサｉｃ
JPH0610392Y2 (ja) 表示制御回路
JPH0322041A (ja) リアル・タイム・トレーサー
JP3085309B2 (ja) デバッグシステム
JPH01154259A (ja) データトレース方式
JPH04305783A (ja) マイクロコンピュータ
JPH0268636A (ja) デバック方式
JPH04242455A (ja) プロセッサ間通信トレース回路
JPS6170644A (ja) プログラムデバク方式
JPS5816361A (ja) 記憶装置
JPH05241910A (ja) トレース情報記憶方式
JPH04365096A (ja) 文字パターン発生装置
JPH0210441A (ja) トレース回路
JPS62194550A (ja) スレ−ブ・プロセツサのエミユレ−タ
JPH02123426A (ja) マイクロプロセッサ
JPH03282888A (ja) マーカ記号登録表示方式