JPH0344076A

JPH0344076A - 半導体装置の製造方法

Info

Publication number: JPH0344076A
Application number: JP17794489A
Authority: JP
Inventors: Takatoshi Ushigoe; 牛越　貴俊
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は半導体装置の製造方法に係り、特にＭＯ３型
トランジスタの製造方法に関するものである。

（従来の技術）ＭＯ３型トランジスタにおいて、ドレインを例えばｎ゛
とｎ−層の２重拡散層により濃度勾配をもった構造とし
た場合は、電界強度の集中が緩和され、ホットエレクト
ロンによる長期寿命劣化の原因である“闇値変動”、お
よびソース・ドレイン耐圧が大幅に改善される。

このようなドレイン構造を有するＭＯ３型トランジスタ
は従来第２図に示すようにして製造されている。

まず第２図（ａｌに示すように半導体基板１の表面にゲ
ート酸化膜２を形成した後、第２図ｔｂ＋に示すように
Ｖｔ　（閾値〉コントロール用のイオン注入３を行い、
不純物３ａを基板１内に得る。

次に、基板１上に第２図（ｃ）に示すようにゲート電極
形成用のポリシリコン層４を形成した後、その上に第２
図（ｄｌに示すようにレジストパターン５を公知のホト
リソ技術で形成する。そして、このレジストパターン５
をマスクとしてポリシリコン層４をエツチングし、第２
図（ｅｌに示すように選択的に残すことによりゲート電
極４ａを形成する。

さらに、このゲート電極４ａ形威後、それをマスクとし
てゲート酸化膜２の不要部分もエツチング除去する。

その後、基板１表面およびゲート電極４ａ表面に第２図
（ｆｌに示すようにマスク酸化膜６を形成した後、低濃
度ソース・ドレイン領域を作るためのイオン注入７を第
２図ｆｇ）に示すように行い、不純物７ａを基板１内に
得る。

その後、不純物３ａ、７ａの拡散処理を行うことにより
、第２図（ｈｌに示すごとく基板１内にチャンネル領域
３ｂおよび低濃度ソース・ドレイン領域７ｂを形成する
。その後、同図のように高濃度ソース・ドレイン領域を
作るためのイオン注入８を行い、不純物８ａを低濃度ソ
ース・ドレイン領域７ｂ内に得た後、ドライブインを行
うことにより第２図（ｉｌに示すように高濃度ソース・
ドレイン領域８ｂを低濃度ソース・ドレイン領域７ｂ内
に形成する。

その後、同第２図（１）に示すように全面に眉間絶縁膜
９を形成し、その上にレジストパターン１０を形成する
。そ°して、このレジストパターンＩＯをマスクとして
層間絶縁膜９およびマスク酸化膜６をエツチングするこ
とにより、これらに第２図０１に示すようにコンタクト
ホール１１を開孔する。

そして、そのコンタクトホール１１を通して高濃度ソー
ス・ドレイン領域８ｂ内に同第２図（Ｊ）に示すように
高濃度コンタクトイオン注入１２を行い、不純物１２ａ
を得る。続いて熱処理を行い不純物１２ａを活性化させ
ることにより、第２図（ｋｌに示すようにコンタクト領
域１２ｂを高濃度ソース・ドレイン領域８ｂ内に得る。

しかる後、同図のように、そのコンタクト領域１２ｂと
ゲート電極４ａにコンタクトホール１１を通して接続さ
れるようにメタル配線１３を形成し、トランジスタを完
成させる。

（発明が解決しようとする課題〉しかるに、上記のような従来の製造方法では、低濃度ソ
ース・ドレイン領域７ｂを形成するためにイオン注入工
程などを必要とするため、この低濃度ソース・ドレイン
領域形成工程が複雑であるという問題点があった。また
、ソース・ドレイン領域とメタル配線１３を良好に接続
するため、高濃度ソース・ドレイン領域８ｂ内にコンタ
クト領域１２ｂを形成する必要があり、より工程が複雑
になった。さらに、そのコンタクト領域ｔ２ｂを形成す
るためのコンタク）・イオン注入時、チャージアップに
よるコンタクト欠損が生じ、特性を劣化させる問題があ
った。また、ソース・ドレイン間の実効チャンネル長は
、第２図ｆｄｌのホトリソ工程で決まるため、微細な制
御が困難であった。

この発明は上記の点に鑑みなされたもので、上記の従来
の問題点を一掃できる半導体装置の製造方法を提供する
ことを目的とする。

（課題を解決するための手段〉この発明では、半導体基板の高濃度ソース・ドレイン形
成予定領域に溝を形成する。そして、高濃度に不純物を
含む半導体層でゲート電極を形成する時に、この半導体
層を高濃度ソース・ドレイン領域として前記溝内に残し
、さらにこの半導体層からの不純物拡散で低濃度ソース
・ドレイン領域を形成する。さらに、前記半導体層上で
層間絶縁膜にコンタクトホール、を開けて、前記半導体
層に接続して配線を形成する。しかも前記不純物拡散は
、層間絶縁膜平滑化のための熱処理を利用して行う。

（作　用）上記のこの発明においては、ゲート電極を形成するため
の半導体層を利用して高濃度ソース・ドレイン領域が形
成され、さらにこの半導体層からの不純物拡散のみで低
濃度ソース・ドレイン領域が容易に形成される。しかも
、この不純物拡散は、層間絶縁膜平滑化時の熱処理を利
用して行われており、工程の増加はない。さらに、溝内
の半導体層からなる高濃度ソース・ドレイン領域は、溝
形成に対応して例えば第１図（ｉ）に示すように、配線
との接続部に限って形成できるため、従来のコンタクト
領域を兼ねるような高濃度とすることができる。したが
って、従来のコンタクト領域に相当する領域を省略でき
る。また、ソース・ドレイン間の実効チャンネル長は、
低濃度ソース・ドレイン領域の形成程度、つまり溝内の
半導体層からの不純物の拡散程度で制御でき、拡散によ
れば微細に制御できる。

（実施例）以下この発明の一実施例を第１図を参照して説明する。

この一実施例はＮチャンネルＭＯ３型トランジスタを製
造する場合である。

まず第１図（ａ）に示すように、Ｐ型シリコン基板２１
の表面にゲート絶縁膜としての酸化膜２２を形成した後
、その上にレジストパターン２３を形成し、このレジス
トパターン２３をマスクとしてイオン注入２４を行うこ
とにより、基板２１のトランジスタ領域となるべき所に
闇値コントロール用のＰ型不純物２４−　ａを打込む。

次にレジストパターン２３を除去した後、第１図ｔｂｌ
に示すように新たにレジストパターン２５を形成し、こ
のレジストパターン２５をマスクとして酸化膜２２と基
板２１を公知のＲＩＢ（異方性ドライエツチング）技術
でエツチングすることにより、第１図（ｃ）に示ずよう
に基板２１の高濃度ソース・ドレイン領域を形成する所
に溝２６を形成する。

次に、前記レジストパターン２５を除去した後、前記溝
２６を含む基板２１上の全面に、第１図（ｄ）に示すよ
うに、リンなどＮ型不純物を高濃度に含むドープトポリ
シリコン層２７をＬＰＧＶＤ　　（Ｋ正比学的気相成長
）技術により所望の厚さに堆積させる。さらに、そのド
ープトポリシリコン層２７のゲート電極となる部分に同
第１図（ｄ＋に示すようにレジストパターン２８を形成
する。

しかる後、そのレジストパターン２８をマスクとしてド
ー１トポリシリコン層２７をＲＩＥ技術によりエツチン
グし、レジストパターン２８下のドープトポリシリコン
層２７を第１図ｔｅｌに示すように基板２１上に残すこ
とによりゲート電極２７ａを形成する。この時、溝２６
内のドープトポリシリコン層２７もエツチングされずに
残り、ａ２６内はドープトポリシリコン層２７で埋め込
められた状態となる。

しかる後、前記レジストパターン２８を除去した後、基
板２１上の全面に第１図（ｆｌに示すように層間絶縁膜
２９を形成する。そして、この眉間絶縁膜２９の平滑化
のための熱処理を行・う。この熱処理により、′ａ２６
内のドープトポリシリコン層２７のＮ型不純物は活性化
され、ドープトポリシリコン層２７は同第１図（ｆ）に
示すように高濃度ソース・ドレイン領域としてのＮ′領
域２７ｂとなる。

また、この時同時にドープトポリシリコン層２７からＮ
型不純物（例えばリン）が回りの基板２１内に拡散し、
Ｎ＋領域２７ｂの回りに低濃度ソースドレイン領域とし
てのＮ−領域３０が形成されることになる。さらに、第
１図（ａｌの工程で打込んだＰ型不純物２４ａが活性化
され、Ｎ−領域３０間にチャンネル領域としてのｐ　−
１６１域２４ｂが形成される。

しかる後、眉間絶縁膜２９上に第１図（ｇｌに示すよう
にレジストパターン３１を形成し、このレジストパター
ン３１をマスクとして層間絶縁膜２９をエツチングする
ことにより、この層間絶縁膜２９に、第１図（ｈｌに示
すごと＜Ｎ”″領域２７ｂおよびゲート電極２７ａ上で
コンタクトホール３２を開ける。

さらに前記レジストパターン３１を除去後、同第■図（
ｈｌに示すように全面にメタル層３３を形成し、その上
にレジストパターン３４を形成し、このレジストパター
ン３４をマスクとしてメタル層３３をバターニングする
ことにより、前記コンタクトホール３２を通してＮ４領
域２７ｂ　（ソース・ドレイン領域）およびゲート電極
２７ａに接続されるメタル配線３５を第１図（ｉｌに示
すように形成する。以上でＮチャンネルＭＯ３型トラン
ジスタが完成する。

なお、この一実施例はＮチャンネルＭＯ３型トランジス
タを形成する場合であるが、全く同様にしてＰチャンネ
ル型を形成できることはいうまでもない。

また、上記一実施例では、第１図＋ｄｉの工程でドープ
ト半導体層としてドープトポリシリコン層２７をＬＰＣ
ＶＤ法で形成しているが、エピタキシャル成長によりド
ープト単結晶シリコン層を形成してもよい。この場合、
酸化膜２２上は自然にポリシリコン層となる。

（発明の効果）以上詳細に説明したように、この発明の製造方法によれ
ば、ゲート電極を形成するための半導体層を利用して基
板の溝内に埋め込んだ半導体層から不純物を拡散させて
低濃度ソース・ドレイン領域を形成するようにしたので
、従来のイオン注入法などを用いる方法に比較して非常
に容易に低濃度ソース・ドレイン領域を形成できる。し
かも、その場合の不純物拡散は、層間絶縁膜平滑時の熱
処理を利用して同時に行われており、工程の増加がなく
、より工程の簡略化を図ることができる。

また、前記溝内に埋め込んだ半導体層が高濃度ソース・
ドレイン領域となるわけであるが、この高濃度ソース・
ドレイン領域は溝形成に対応して例えば第１図（１１に
示すように配線との接続部に限って形成できるため、従
来のコンタクト領域を兼ねるような高濃度とすることが
でき、したがって、この発明によれば従来のコンタクト
領域に相当する領域を省略して、より工程を簡単とし得
る。さらに、コンタクト領域形成を省略できれば、コン
タクトイオン注入を除去でき、コンタクトイオン注入時
のチャージアンプによるコンタクト欠損、延いては特性
劣化を防止できる。また、この発明においては、ソース
・ドレイン間の実効チャンネル長が、低濃度ソース・ド
レイン領域の形成程度、つまり溝内の半導体層からの不
純物の拡散程度で制御でき、拡散によれば微細に制御で
きるという効果を有する。

【図面の簡単な説明】

１第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の製造方法を示す工程断
面図である。２１・・・Ｐ型シリコン基板、２２・・・酸化膜、２６
・・・溝、２７・・・ドープトポリシリコン層、２７ａ
・・・ゲート電極、２７ｂ・・・Ｎ″領域、２９・・・
層間絶縁膜、３０・・・Ｎ−領域、３２・・・コンタク
トホール、３５・・・メタル配線。ａ３ｂ化釆、ｌ艷逐′５清第２図

Claims

【特許請求の範囲】（ａ）半導体基板の表面にゲート絶縁膜を形成し、さら
にその半導体基板の表面部高濃度ソース・ドレイン形成
予定領域に溝を形成する工程と、（ｂ）その溝を含む基
板上の全面に、不純物を高濃度に含む半導体層を形成す
る工程と、（ｃ）その半導体層をエッチングして、残存半導体層か
らなるゲート電極を基板上に形成すると同時に、前記溝
内に高濃度ソース・ドレイン領域として半導体層を残す
工程と、（ｄ）その後、基板上の全面に層間絶縁膜を形成し、こ
の層間絶縁膜の平滑化を熱処理により行うことにより、
同時に前記溝内の半導体層から不純物を基板に拡散させ
て、前記半導体層の回りに低濃度ソース・ドレイン領域
を形成する工程と、（ｅ）その後、前記層間絶縁膜に前記溝内の半導体層上
でコンタクトホールを開け、さらにそのコンタクトホー
ルを通して前記半導体層に接続される配線を形成する工
程とを具備してなる半導体装置の製造方法。