JPH0344581A - 電子回路パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路パッケージに関し、特にインサーキッ
ト試験方式に適した電子回路パッケージに関する。

〔従来の技術〕

従来の電子回路パッケージは、インサーキット試験機に
よる試験を行う場合には、電子回路素子の各端子に試験
機の複数の試験用プローブピンをそれぞれ対応させて接
触させ、この試験用プローブピンから、電子回路素子と
、その電子回路素子に接続されている配線パターンとを
試験している。

〔発明が解決しようとする課題〕

上述した従来の電子回路パッケージは、インサーキット
試験機による試験の場合、各試験用プローブピンの位置
を対応する電子回路素子の各端子それぞれの位置に合わ
せるために、プローブピン用治具を使用しなければなら
ない。

しかし、電子回路素子の端子の位置は電子回路パッケー
ジの種類によって異なるため、プローブピン用治具を電
子回路パッケージの種類ごとに用意する必要がある。

また、電子回路素子をプリント配線基板の両面に実装し
た場合には、７０−ブビン用治具も両面にそれぞれ必要
となる。

さらに、電子回路素子の端子間隔や端子形状によっては
、試験用プローブピンを接触させることが不可能となる
場合もあるという問題点がある。

本発明の目的は、インサーキット試験機を使用する場合
、電子回路パッケージの種類や電子回路素子の端子間隔
、端子形状にかかわりなく、試験用プローブピンの位置
を規定するためのプローブピン用治具を一種類用意する
だけで済む電子回路パッケージを提供することである。

〔課題を解決するための手段〕

本発明の電子回路パッケージは、電子回路素子と、前記
電子回路素子の端子間を接続する複数の配線パターンを
有するプリント配線基板とを備えた電子回路パッケージ
において、前記プリント配線基板のあらかじめ指定され
た基準位置上に、外部試験機の試験用プローブピンと接
触可能な複数の試験用プローブピン接触部を設け、各前
記配線パターンと各前記試験用プローブピン接触部とが
それぞれ対応して接続されている。

〔実施例〕 次に図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の実装を示す図である。本実
施例の電子回路パッケージ１は、試験用プローブピン接
触部２２が縦横一定の間隔で直線状に設けられ、各配線
パターン２１がそれぞれ対応する試験用プローブピン接
触部２２や各コネクタ端子２３に接続されているプリン
ト配線基板２と、各端子が各配線パターン２１にそれぞ
れ対応して接続されている電子回路素子３〜７とを備え
ている。

第２図は本実施例の電子回路パッケージ１を、インサー
キット試験機８により試験する堝きの配置を示す模式的
断面図である。インサーキット試験機８のプローブピン
用治具９は、その試験用プローブピン８１の収納位置を
、電子回路パッケージｌの試験用プローブピン接触部２
２の位置に合わせて設けである。電子回路パッケージ】
をプローブピン用治具９に載せると、各試験用ビローブ
ビン８１が対応する各試験用プローブピン接触部２２そ
れぞれに接触し、インサーキット試験機８から試験が可
能となる。

次に電子回路素子６を試験する場合を例に試験方法を説
明する。

電子回路素子６の端子６１ａは、配線パターン２１ａに
より、電子回路素子７の端子７１ａと電子回路素子３の
端子３１ａとに接続され、試験用プローブピン接触部２
２ａに接続されている。端子６１ｂは、配線パターン２
１ｂにより、電子回路素子５の端子５１ａに接続され、
試験用プローブピン接触部２２ｂに接続されている。端
子６１ｃは、配線パターン２１ｃにより、試験用プロー
ブピン接触部２２ｃに接続されている。

電子回路パッケージ１をインサーキット試験機８のプロ
ーブピン用治具９に載せ、対応する試験用ビローブビン
８１を介して、試験用プローブピン接触部２２ａおよび
試験用プローブピン接触部２２ｂに信号を入力し、試験
用プローブピン接触部２２ｃの出力信号を判別すること
により、電子回路素子６の試験ができる。

他の電子回路素子についても同様に、配線パターン２１
ごとに１箇所の試験用プローブピン接触部２２があれば
試験が可能である。

〔発明の効果〕

以上説明したように、本発明の電子回路パッケージによ
れば５プリント配線基板において、電子回路素子の各端
子を接続している配線パターンが、試験用プローブピン
と接触可能で一定の規則的な基準位置に設けられた試験
用プローブピン接触部に接続されているので、インサー
キット試験機による試験を行う場合に、電子回路パッケ
ージの種類や電子回路素子の端子間隔、端子形状にかか
わらず、プローブピン用治具は、その試験用プローブピ
ンの収納位置をプリント配線基板における一定の規則的
な基準位置に対応させた一種類のみ用意すればよいとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の実装を示す図、第２図は本
実施例の電子回路パッケージを、インサーキット試験機
により試験する場合の配置を示す模式的断面図である。 １・・・電子回路パッケージ、２・・・プリント配線基
板、３，４．５，６．７・・・電子回路素子、８・・・
インサーキット試験機、９・・・プローブピン用治具、
２１．２１ａ、２１ｂ、２１ｃｍ・・配線パターン、２
２．２２ａ、２２ｂ、２２ｃｍ−・試験用プローブピン
接触部、２３・・・コネクタ端子、３１ａ。 ５１ａ、６１ａ、６１ｂ、６１ｃ、７１ａ・・・端子、
８１・・・試験用プローブピン。

Claims (1)

【特許請求の範囲】
1. 電子回路素子と、前記電子回路素子の端子間を接続する
   複数の配線パターンを有するプリント配線基板とを備え
   た電子回路パッケージにおいて、前記プリント配線基板
   のあらかじめ指定された基準位置上に、外部試験機の試
   験用プローブピンと接触可能な複数の試験用プローブピ
   ン接触部を設け、各前記配線パターンと各前記試験用プ
   ローブピン接触部とをそれぞれ対応して接続したことを
   特徴とする電子回路パッケージ。