JPH0345187A - モータ回転同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、モータ回転同期検出回路に関し、例えば、
ハードディスクメモリや光デイスクメモリのモータドラ
イバ用半導体集積回路に利用して有効な技術に関するも
のである。

〔従来の技術〕

モータ回転速度誤差の積分値をウィンドコンパレータに
入力して同期状態を判定している。このようにモータが
所望の回転速度状態にあるとき、ハードディスクメモリ
や光デイスクメモリに対するリード／ライトのアクセス
が有効とされる。

上記のようなモータ回転同期検出回路を備えたモータ駆
動回路の例として、例えば特開昭６１−２１８３９３号
公報がある。

〔発明が解決しようとする課題〕

上記のモータ回転同期検出回路では、素子バラツキや電
源変動等によりウィンドコンパレータの基準電圧等にバ
ラツキがあると検出された同期範囲にバラツキが生じて
しまうため検出精度に問題がある０例えば、光デイスク
メモリ等のように高精度で回転同期検出を行う必要があ
るものにはそのまま利用できない、また、モータ回転速
度誤差の積分の仕方で同期判定が異なってしまうことの
他、積分回路に外付はコンデンサが必要になるとともに
それに応じて外部端子が必要になる。

この発明の目的は、外部部品を削減するとともに高精度
化を実現したモータ回転同期検出回路を提供することに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、モータ回転速度検出パルスの立ち上がりと立
ち下がりにそれぞれ同期して目標の回転速度に対応した
一定のパルス幅を持つ一対からなるパルス信号を形成し
て一致／不一致検出回路に入力し、この一致／不一致検
出回路により形成された一致検出パルスのフロントエツ
ジに同期して一定のパルス幅を持つ基準パルスを形成す
るとともに、この基準パルスのバックェツジにより上記
−ｆｉ／不（を検出回路の出力パルスのレベルに従った
同期検出信号を形成する。

〔作　用〕

上記した手段によれば、ディジタル信号処理により同期
検出を行うので、積分用の外部コンデンサ及び外部端子
を削除できるとともに、素子バラツキや電源変動の影響
を受けない高精度の検出出力を得ることができる。

〔実施例〕

第１図には、この発明に係るモータ回転同期検出回路の
一実施例のブロック図が示されている。

同図の各回路ブロックは、公知の半導体集積回路の製造
技術により、特に制限されないが、図外のモータ駆動回
路やその回転制御回路とともに１個の半導体基板上にお
いて形成される。

この実施例では、モータ回転同期検出を行うために、モ
ータの回転制御に用いられる速度ディスクリミネータ回
路の出力信号が利用される。すなわち、速度ディスクリ
ξネータ回路は、次の回路から構成される。モータの回
転速度（回転数）に応じて変化するＦＣ（周波数発生回
路）からのパルス信号は、Ｔ型のフリップフロップ回路
ＦＦＩに入力される。このフリップフロップ回路ＦＦＩ
の出力ＱとＱは、それぞれパルス発生回路ＣＰＧ１とＣ
ＰＧ２に入力される。これらのパルス発生回路ＣＰＣＩ
とＣＰＧ２は、それぞれ入力パルスの立ち上がりエツジ
に同期したパルス信号を発生させる。

上記パルス発生回路ＣＰＧＩにより形成されたパルス信
号Ｐ１は、Ｒ３型のフリップフロップ回路ＦＦ２のセン
ート端子Ｓに供給される。このフリップフロップ回路Ｆ
Ｆ２のリセット出力Ｑは、基準のクロックパルスＣＰを
計数するカウンタ回路Ｃ０ＵＮＴＩのリセット端子ＲＣ
に供給される。

この基準のクロックパルスＣＰは、特に制限されないが
、水晶振動子を用いた高精度の安定した周波数を持つ水
晶発振回路により形成される。

フリップフロップ回路ＦＦ２が、上記パルス信号Ｐ１に
よりセントされると、カウンタ回路Ｃ０ＵＮＴ１はリセ
ット状態が解除されるので、基準のクロックパルスＣＰ
の計数動作を開始する。このカウンタ回路Ｃ０ＵＮＴＩ
はＮビットの計数動作を行う、すなわち、モータが目標
の回転速度に達した状態における入力パルスＦＧのパル
ス幅（半周期）と基準クロックパルス数のＮ倍とが等し
くされる。カウンタ回路Ｃ０ＵＮＴＩ、／ｌ（Ｎ個の基
準クロックパルスＣＰを形成すると１．その出力Ｑが上
記フリップフロップ回路ＦＦ２のリセットＲに供給され
るので、フリップフロップ回路ＦＦ２がリセットされる
。このフリフブフロンブ回路ＦＦ２のリセット出力Ｑに
より、上記カウンタ回路Ｃ０ＵＮＴＩもリセットされの
で、フリップフロップ回路ＦＦ２のリセット出力Ｑは上
記のような一定のパルス幅を持つようにされる。

上記同様に、上記パルス発生回路ＣＰＧ２により形成さ
れたパルス信号Ｐ２は、Ｒ３型のフリップフロップ回路
ＦＦ３のセット端子Ｓに供給される。このフリップフロ
ップ回路ＦＦ３のリセット出力Ｑは、上記の基準クロッ
クパルスＣＰを計数するカウンタ回路Ｃ０ＵＮＴ２のリ
セット端子ＲＣに供給される。上記カウンタ回路Ｃ０Ｕ
ＮＴ２は上記同様にＮビットの計数動作を行い、その出
力信号Ｑによりフリップフロップ回路ＦＦ３をリセット
させる。これにより、フリップフロップ回路ＦＦ３のリ
セット出力Ｑも、上記のような一定のパルス幅を持つよ
うにされる。

上記一対のパルス信号は、図外の位相比較回路ＰＤに供
給され、その位相比較出力がループフィルタに供給され
、モータ回転制御電圧が形成される。

この実施例では、モータ回転同期検出信号を得るために
上記の速度ディスクリミネータ回路により形成された一
対の出力パルスが利用される。

上記フリップフロップ回路ＦＦ２とＦＦ３のリセット出
力Ｑから出力された一対のパルスは、−数回路ＥＮＯＨ
に入力される。この−数回路ＥＮＯＲは、一致／不一致
検出回路として動作し、両パルスが同じハイレベル又は
ロウレベルならハイレベルの出力信号を形成し、不一致
ならばロウレベルの出力パルスＰ３を形成する。

この出力パルスＰ３は、一方においてパルス発生回路Ｃ
ＰＧ３に入力される。このパルス発生回路ＣＰＧ３は、
その入力されたパルスＰ３の立ち上がりエツジに同期し
たパルス信号Ｐ４を発生させる。このパルス信号Ｐ４か
ら、上記類似の回路のより基準パルスが形成される。す
なわち、上記パルス発生回路ＣＰＧ３により形成された
パルス信号Ｐ４は、Ｒ３型のフリップフロップ回路ＦＦ
４のセット端子Ｓに供給される。このフリップフロップ
回路ＦＦ４のリセット出力Ｑは、基準のクロックパルス
ＣＰを計数するカウンタ回路Ｃ０ＵＮＴ３のリセット端
子ＲＣに供給される。それ故、フリップフロップ回路Ｆ
Ｆ４がセットされると、カウンタ回路Ｃ０ＵＮＴ３はリ
セット状態が解除されるので、基準のクロックパルスＣ
Ｐの計数動作を開始する。このカウンタ回路Ｃ０ＵＮＴ
３はＮビットの計数動作を行う、すなわち、モータが目
標の回転速度に達した状態とみなされるような一定時間
と基準クロックパルス数のＭ倍とが等しくされる。カウ
ンタ回路Ｃ０ＵＮＴ３がＭ個の基準クロックパルスＣＰ
を形成すると、その出力Ｑが上記フリップフロップ回路
ＦＦ４のリセットＲに供給されるので、フリップフロッ
プ回路ＦＦ４がリセットされる。このフリップフロップ
回路ＦＦ４のリセット出力Ｑにより、上記カウンタ回路
Ｃ０ＵＮＴ３もリセットされので、フリップフロップ回
路ＦＦ４のリセット出力Ｑから出力されるパルスは上記
のような一定時間を持つ基準パルスとされる。

上記フリップフロップ回路ＦＦ４のリセット出力Ｑから
出力される基準パルスは、Ｄ型フリップフロップ回路Ｆ
Ｆ５の入力端子Ｔに供給される。

このフリップフロップ回路ＦＦ５の入力端子りには、上
記−敗／不一致出力であるパルス信号Ｐ３が供給される
。すなわち、フリップフロップ回路ＦＦ５は、その出力
Ｑから上記基準パルスのバンクエツジに同期して一致／
不一致出力であるパルス信号Ｐ３のレベルに対応した回
転同期検出出力ＯＵＴを形成する。

第２図に、上記モータ回転同期検出回路の動作の一例を
説明するためのタイξング図が示されている。

入力パルスＦＣをフリップフロップ回路ＦＦＩに入力す
ることにより、その出力ＱとＱから互いに逆相の１／２
分周出力が得られる。

パルス発生回路ＣＰＣＩとＣＰＧ２は、それぞれの入力
パルスの立ち上がりエツジに同期したパルス信号Ｐ１と
Ｐ２を形成する。それ故、パルス信号ＰｌとＰ２は、入
力パルスＦＣの立ち上がりエツジに同期して交互に発生
される。

このパルス信号Ｐ１とＰ２から、上記フリップフロップ
回路ＦＦ２とカウンタ回路Ｃ０ＵＮＴＩ及びフリップフ
ロップ回路ＦＦ３とカウンタ回路Ｃ０ＵＮＴ２により、
上記のような一定のパルス幅を持つパルスＱ（ＦＦ２）
及びＱ（ＦＦ３）が形成される。

上記両信号を受ける一致回路ＥＮＯＲの出力パルスＰ３
は、モータの回転速度が目標とする回転速度に対して遅
いときには入力パルスＦＣのパルス幅も大きくなり、そ
れに比例してリセット状態（ハイレベル）に対応した一
致期間が長くなる。

また、出力パルスＰ３は、モータの回転速度が目標とす
る回転速度に対して速いときには入力パルスＦＣのパル
ス幅も小さくなり、それに比例してセント状態（ロウレ
ベル）に対応した一致期間が長くなる。すなわち、上記
出力パルスＰ３は、モータの回転速度が目標とする回転
速度に達したときには、フリップフロップ回路ＦＦ２と
ＦＦ３の出力Ｑが交互にハイレベルとロウレベルになる
ため上記一致検出信号が形成されない、実際には、上記
目標とする回転速度に達しても、ヒゲ状のパルスＰ３が
形成される。

このタイミングにより上記のようにフリップフロップ回
路ＦＦ４のリセット出力Ｑから基準パルスが形成され、
フリップフロップ回路ＦＦ５によりその基準パルスのパ
ルス幅に相当する時間を許容時間として、フリップフロ
ップ回路ＦＦ５により上記一致／不一致検出信号である
パルス信号Ｐ３がハイレベルならハイレベルの非同期状
ＢＣレディ）の出力信号ＯＵＴが形成され、ロウレベル
ならロウレベルの同期状態（ロング）の出力信号ＯＵＴ
が形成される。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）モータ回転速度検出パルスの立ち上がりと立ち下
がりにそれぞれ同期して目標の回転速度に対応した一定
のパルス幅を持つ一対からなるパルス信号を形成して一
致／不一致検出回路に入力し、この一致／不一致検出回
路により形成された一致検出パルスのフロントエツジに
同期して一定のパルス幅を持つ基準パルスを形成すると
ともに、この基準パルスのバンクエツジにより上記一致
／不−致検出回路の出力パルスのレベルに対応した同期
検出信号を形成する。この構成においては、ディジタル
信号処理により同期検出を行うので、積分用の外部コン
デンサ及び外部端子を削除できるとともに、素子バラツ
キや電源変動の影響を受けない高精度の検出出力を得る
ことができるという効果が得られる。

（２）上記一定のパルス幅のパルス信号及び基準パルス
を水晶発振回路による高精度で高安定の基準クロックパ
ルスを計数して形成することにより、高精度で高安定の
回転量Ｍ検出が可能になるという効果が得られる。

（３）上記（２）より、光デイスクメモリ用にも適合で
きる高精度の回転同期検出が可能になるという効果が得
られる。

（４）モータの回転速度に対応した信号としてＦＣ波を
用いることにより、従来のようなインデックス検出素子
（ホール素子や光素子）が不要になり、上記外付コンデ
ンサの削減と相俟って回路の簡素化が可能になるという
効果が得られる。

（５）モータの回転速度制御に用いられる速度ディスク
リミネータ回路の出力信号を利用することよって、回路
の大幅な簡素化が可能になるという効果が得られる。

以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば、モータ回転速度
検出パルスの立ち上がりと立ち下がりにそれぞれ同期し
て目標の回転速度に対応した一定のパルス幅を持つ一対
からなるパルス信号を形成する回路や基準パルスを形成
する回路の具体的構成は、例えばパルス発生回路とフリ
ップフロップ回路とをエツジトリガ型のフリッププロッ
プ回路に置き換える等のように種々の実施形態を採るこ
とができるものである。上記基準パルスと上記一致／不
一致検出回路の出力パルスから回転同期検出信号を形成
する回路は、ゲ−ト回路のフリップフロツブ回路とを組
み合わせる等種々の変形を行うことができる。

この実施例のモータ回転同期検出回路は、モータ駆動回
路や回転速度制御回路と同一の半導体集積回路に構成さ
れるものの他、光デイスク制御回路やハードディスク制
Ｗ回路等のような制御回路に内蔵されるものであっても
よい。

この発明は、光デイスクメモリやハードディスクメモリ
等の他、モータ回転同期検出回路として広く利用できる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、モータ回転速度検出パルスの立ち上がりと
立ち下がりにそれぞれ同期して目標の回転速度に対応し
た一定のパルス幅を持つ一対からなるパルス信号を形成
して一致／不一致検出回路に入力し、この一致／不−致
検出回路により形成された一致検出パルスのフロントエ
ツジに同期して一定のパルス幅を持つ基準パルスを形成
するとともに、この基準パルスのバソクエツジにより上
記一致／不一致検出回路の出力パルスのレベルに対応し
た同期検出信号を形成する。

この構成においては、ディジタル信号処理により同期検
出を行うので、積分用の外部コンデンサ及び外部端子を
削除できるとともに、素子バラツキや電Ｂ変動の影響を
受けない高精度の検出出力を得ることができる。

【図面の簡単な説明】

第１図は、この発明に係るモータ回転同期検出回路の一
実施例を示すブロック図、 第２図は、その動作の一例を説明するためのタイミング
図である。 ＣＰＣＩ−ＣＰＧ３・・パルス発生回路、ＦＦｌ・・Ｔ
型フリンブフロップ回路、ＦＦ２〜ＦＦ４・・Ｒ５型７
９７１７０７１回路、ＦＦ５・・Ｄ型フリップフロップ
回路、Ｃｏ（ＪＮＴＩ〜Ｃ○ＵＮＴ３・・カウンタ回路
、ＥＮＯＲ・・一致回路

Claims (1)

1. 【特許請求の範囲】 １、モータ回転速度検出パルスの立ち上がりと立ち下が
   りにそれぞれ同期して目標の回転速度に対応した一定の
   パルス幅を持つ一対からなるパルス信号を形成する第１
   の回路と、上記一対のパルス信号を受ける一致／不一致
   検出回路と、この一致／不一致検出回路により形成され
   た一致検出パルスのフロントエッジに同期して一定のパ
   ルス幅を持つ基準パルスを形成するとともに、この基準
   パルスのバックエッジにより上記一致／不一致検出回路
   の出力パルスのレベルに従って同期検出出力信号を形成
   する第２の回路とを含むことを特徴とするモータ回転同
   期検出回路。 ２、上記第１の回路の一対からなる出力パルスは、位相
   検波回路に入力され、その出力信号に基づいてモータの
   回転速度の制御が行われるものであることを特徴とする
   特許請求の範囲第１項記載のモータ回転同期検出回路。 ３、上記一対からなる一定のパルス幅のパルス信号と基
   準パルスは、基準クロックパルスを計数するカウンタ回
   路によりそれぞれ構成されるものであることを特徴とす
   る特許請求の範囲第１又は第２項記載のモータ回転同期
   検出回路。