JPH034544A - 位置認識パターン - Google Patents

位置認識パターン

Info

Publication number
JPH034544A
JPH034544A JP1140207A JP14020789A JPH034544A JP H034544 A JPH034544 A JP H034544A JP 1140207 A JP1140207 A JP 1140207A JP 14020789 A JP14020789 A JP 14020789A JP H034544 A JPH034544 A JP H034544A
Authority
JP
Japan
Prior art keywords
recognition
chip
pattern
marks
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1140207A
Other languages
English (en)
Other versions
JP2674212B2 (ja
Inventor
Toshio Suzuki
俊夫 鈴木
Yutaka Fujimoto
裕 藤本
Katsumi Ishikawa
克己 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP1140207A priority Critical patent/JP2674212B2/ja
Publication of JPH034544A publication Critical patent/JPH034544A/ja
Application granted granted Critical
Publication of JP2674212B2 publication Critical patent/JP2674212B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • H10W72/07523Active alignment, e.g. using optical alignment using marks or sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、自動ホンダ等に備えられるチップ位置認識
装置に係り、詳しくは、自動パターン認識別能により半
導体チップの位置関係を判断する際の位置認識パターン
に関するものである。
[従来技術] 従来、例えばパワートランジスタのアルミワイヤボンデ
ィング装置にはチップ位置を認識するための装置が備え
られている。即ち、半導体チップに形成されたマークに
よる位置認識パターンを読取り、チップの位置関係を知
ることによりチップに形成されたワイヤポンディングパ
ッドの位置を識別するものである。第2図〜第4図には
このチップに形成される位置認識パターンの一例を示し
、半導体チップ1上にマーク2,3.4a、4.bが配
置されている。又、第5図にはチップ位置認識装置5の
一例を示し、ライト6にてチップ1を照らすとともにカ
メラ(@像装置)7にてそのマークにより形成されるパ
ターンを読み出し、処理系8によりこのパターンと予め
記憶したパターンと比較することによりチップ1の位置
関係を判断するようになっている。尚、第2図〜第4図
において、9はポンディングパッドを示す。
[発明が解決しようとする課題] ところが、第2,3図に示す位置認識パターンはマーク
が1つであるために、又、第4図に示す位置認識パター
ンはマーク4a、4bが近い距離に配置されているため
、位置認識精度が悪かった。
この発明の目的は、認識精度を向上させることができる
位置認識パターンを提供することにある。
[課題を解決するための手段] この発明は、四角形の半導体チップに認識マークが形成
され、光学系により当該認識マークによる位置認識パタ
ーンを読取り、半導体チップの位置関係を判断するよう
にしたチップ位置認識精度において、 四角形の半導体チップの対角を成す各隅部に認識マーク
をそれぞれ配置し、かつ、その少なくともいずれか一方
の認識マークを四角形状としチップ外周辺から内側に配
置した位置認識パターンをその要旨とするものである。
[作用] 四角形の半導体チップの対角を成す各隅部に認識マーク
がそれぞれ配置され、その少なくともいずれか一方の認
識マークが四角形状を成しチップ外周辺から内側に配置
される。そして、光学系によりこの認識マークによる位
置認識パターンが読取られて半導体チップの位置関係が
判断されることとなる。
[実施例] 以下、この発明を自動ボンダに僅えられるチップ位置認
識装置に具体化した一実施例を図面に従って説明する。
第1図には本実施例の半導体チップ11の平面図を示し
、パワートランジスタ等が形成された半導体チップ11
は正方形状に形成されている。半導体チップ11の表面
の大部分はアルミ電極が配設され、又、伯の部分は酸化
膜又は窒化膜又はポリイミド等の樹脂膜が配置されてい
る。2つの認識マーク12a、12bはそれぞれ長方形
状を成し、半導体チップ11の対角を成す各隅部(コー
ナ部)に配設されている。この認識マーク12a。
12bの配設位置は、半導体チップ11の外周辺りから
僅かに(距離二j)内側に入った所であり、かつ、認識
マーク12a、12bの長手方向が半導体チップ11の
中心に向かうように配置されている。
このマーク領域内はアルミが無く表面が酸化膜(又は、
窒化膜あるいは樹脂膜)となっており、半導体チップ1
1表面の大部分がアルミ電極であるために白色であり、
認識マーク12a、12bよりなる位置認識パターンは
黒っぽく見える。このようにチップ表面に白黒のコン1
〜ラストができる。
尚、このマーク12a、12bの形成は、組立て工程(
後工程)に入る前のチップをウェハ内に作るウェハ工程
(前工程)で行なわれるものである。
そして、第5図のチップ位置認識装置5により半導体チ
ップ11の位置認識が行なわれる。つまり、コンピュー
タを含んだ処理系8において特徴のあるエリアを予め標
準パターンとしメモリに記憶しておき、カメラ(撮像装
置)7にて半導体チップ11の認識マーク12a、12
bにより形成される位置認識パターンを読み出し、処理
系8により、検出された位置認識パターンと予めメモリ
に記憶された標準パターンとが比較される。そして、最
も一致点の多いエリアを目標パターンとして認識して、
標準パターン中心と認識した(検出した)パターンの中
心との位置ズレ量が読取られて最終的なワイヤボンディ
ング位置が決定される。
その後、所定の位置へのワイヤボンディングが行なわれ
る。
このように本実施例では、四角形の半導体チップ11の
対角を成す各隅部に認識マーク12a。
12bをそれぞれ配置し、かつ、その認識マーク12a
、12bを四角形状(長方形)としチップ外周辺りから
僅かに内側に配置した。その結果、認識マークを2つと
し、又、認識マークをデツプ11上で最も離間する対角
位置に配置したので、認識精度を向上させることができ
ることとなる。
又、パターン認識の際に、第6図に示すようにマーク1
3a、13bがfLJ字状のものでは第7図に示すよう
にチップ1の周辺のスクライブライン(スクライブパタ
ーン)14や第8図に示すようなチップマウン1〜材の
はみ出し部15を位置認識パターンとして誤認識してし
まう虞がある。
しかしながら、本実施例のようにマークを四角形状とし
、かつ、例えば第1図の12a、12bのような配置に
することにより、チップスクライブライン14やデツプ
下からはみ出したチップマウント材(第8図のはみ出し
部15)やチップの影等を位置認識パターンとして誤認
識することが回避される。
尚、この発明は上記実施例に限定されるものではなく、
例えば、認識マークは長方形の他にも正方形であっても
よく、ざらに、認識マーク12a。
12bの隅部を円弧形状としたり所定の角度に切り欠い
てもよい。
さらに、半導体チップ11の対角に配置するマークは、
いずれか一方の認識マークを四角形状としチップ外周辺
りから内側に配置すればよく、片方のマークを四角形状
以外の形状としてもよい。
即ら、例えば、片方のマークとして、半導体チップの隅
部に設けられ、レイアウト設計上の半導体チップのアル
ミ電極の有無による白黒のコントラスト部を使用しても
よい。
[発明の効果] 以上詳述したようにこの発明によれば、認識精度を向上
させることができる優れた効果を発揮する。
【図面の簡単な説明】
第1図は実施例の半導体チップの平面図、第2図は従来
技術を説明するための半導体チップの平面図、第3図は
従来技術を説明するための半導体チップの平面図、第4
図は従来技術を説明するための半導体チップの平面図、
第5図は認識装置を示す概略図、第6図は比較のための
半導体チップの平面図、第7図は比較のための半導体チ
ップの平面図、第8図は比較のための半導体チップの平
面図である。 5はチップ位防認識装置、6はライト、7はカメラ、8
は処理系、11は半導体チップ、12aは認識マーク、
12bは認識マーク、しは外周辺。

Claims (1)

    【特許請求の範囲】
  1. 1、四角形の半導体チップに認識マークが形成され、光
    学系により当該認識マークによる位置認識パターンを読
    取り、半導体チップの位置関係を判断するようにしたチ
    ップ位置認識装置において、四角形の半導体チップの対
    角を成す各隅部に認識マークをそれぞれ配置し、かつ、
    その少なくともいずれか一方の認識マークを四角形状と
    しチップ外周辺から内側に配置したことを特徴とする位
    置認識パターン。
JP1140207A 1989-05-31 1989-05-31 位置認識パターン Expired - Lifetime JP2674212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1140207A JP2674212B2 (ja) 1989-05-31 1989-05-31 位置認識パターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1140207A JP2674212B2 (ja) 1989-05-31 1989-05-31 位置認識パターン

Publications (2)

Publication Number Publication Date
JPH034544A true JPH034544A (ja) 1991-01-10
JP2674212B2 JP2674212B2 (ja) 1997-11-12

Family

ID=15263411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1140207A Expired - Lifetime JP2674212B2 (ja) 1989-05-31 1989-05-31 位置認識パターン

Country Status (1)

Country Link
JP (1) JP2674212B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741653U (ja) * 1980-08-20 1982-03-06
JPS5881938U (ja) * 1981-11-26 1983-06-03 日本電気ホームエレクトロニクス株式会社 半導体装置
JPS63185233U (ja) * 1987-05-21 1988-11-29

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741653U (ja) * 1980-08-20 1982-03-06
JPS5881938U (ja) * 1981-11-26 1983-06-03 日本電気ホームエレクトロニクス株式会社 半導体装置
JPS63185233U (ja) * 1987-05-21 1988-11-29

Also Published As

Publication number Publication date
JP2674212B2 (ja) 1997-11-12

Similar Documents

Publication Publication Date Title
JP4446609B2 (ja) 画像処理方法および装置
JP4088232B2 (ja) ボンディング方法、ボンディング装置及びボンディングプログラム
JP2002374098A (ja) 半導体パッケージ及び半導体パッケージの実装方法
US7324683B2 (en) Bonding pattern discrimination device
JPH034544A (ja) 位置認識パターン
JP3157751B2 (ja) 半導体基板のダイシング方法
JP2001298036A (ja) バンプ高さ測定方法、バンプ位置測定方法およびバンプ高さ測定装置、バンプ位置測定装置ならびに半導体装置の製造方法、半導体装置の実装方法
JP2871696B2 (ja) 集積回路装置
JPS6265436A (ja) ダイボンダにおけるウエハ−位置制御方法
JP3528366B2 (ja) 集積回路装置
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JPS5851526A (ja) 半導体素子ペレツトおよびこれを有する半導体装置
JPS6360432B2 (ja)
JPS6235638A (ja) ウエハ自動位置合わせ装置
KR100384332B1 (ko) 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
JPH04323836A (ja) 半導体装置
JP2513016Y2 (ja) 半導体装置
JP2007194667A (ja) 半導体パッケージ
US20020102016A1 (en) Image processing method and device
JP2001044146A (ja) 半導体ウェハのダイシング位置認識方法
JPH0742131U (ja) 半導体ウェハのダイシング位置認識方式
JPH085826Y2 (ja) Icカード用モジュール基板
JP3870526B2 (ja) 移動体の停止位置ズレ量検出装置
JPH01280334A (ja) 半導体ウェハにおける半導体チップの位置検出方法
JPH0637489A (ja) チップマウンタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term